-
公开(公告)号：CN102446540B
公开(公告)日：2015-12-02
申请号：CN201110317252.3
申请日：2011-10-12
Applicant: 三星电子株式会社
IPC: G11C7/12
CPC classification number: G11C11/4091 , G11C11/4099
Abstract: 本发明提供一种用于数据读出的半导体存储器装置。一种半导体存储器装置，包括存储器单元和第一基准存储器单元。存储器单元包括第一开关元件和用于存储数据的第一电容器。第一开关元件由第一字线来控制，并具有与第一电容器的第一端子相连接的第一端子和与第一位线相连接的第二端子。第一电容器具有用于接收第一板电压的第二端子。第一基准存储器单元包括第一基准开关元件和第一电容器。第一基准开关元件由第一基准字线来控制，并具有与第一基准电容器的第一端子相连接的第一端子和与第二位线相连接的第二端子。第一基准电容器具有接收与第一板电压不同的第一基准板电压的第二端子。
-
公开(公告)号：CN103680594B
公开(公告)日：2018-03-27
申请号：CN201310384656.3
申请日：2013-08-29
Applicant: 三星电子株式会社
IPC: G11C11/406
CPC classification number: G06F3/061 , G06F3/0604 , G06F3/0659 , G06F3/0676 , G06F3/068 , G06F13/1642 , G11C7/00 , G11C7/1048 , G11C11/4076 , Y02D10/14
Abstract: 存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。
-
公开(公告)号：CN1815632A
公开(公告)日：2006-08-09
申请号：CN200510131540.4
申请日：2005-11-10
Applicant: 三星电子株式会社
IPC: G11C29/00 , G11C7/00 , H01L21/8239 , H01L27/10
CPC classification number: G11C29/808
Abstract: 提供一种用于修复具有开放式位线读出放大器架构的半导体存储器件的装置和方法，单元阵列块具有由边子块、主子块、伪子块形成的存储器块。当通过使能三条字线而输出DQ数据时，可以使用直边块来处理行缺陷，使得在边子块或者伪子块中的存储器件的修复处理具有与缺陷发生在主子块的情况相同的修复有效性。
-
公开(公告)号：CN102800353B
公开(公告)日：2016-12-14
申请号：CN201210167901.0
申请日：2012-05-25
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/408
CPC classification number: G11C11/406 , G11C2211/4061
Abstract: 为了带有刷新调节地刷新存储器器件，以刷新周期产生刷新地址。当刷新地址是第二地址时，在具有第一地址的弱单元上、而非在具有第二地址的第一强单元上执行相应刷新。当刷新地址是第三地址时，在第一强单元和具有第三地址的第二强单元之一上执行相应刷新。只存储用于第一、第二和第三地址之一的地址信息，以使存储器容量可被减小。在替换的方面中，当刷新地址是至少一个预定地址中的任何一个时，取决于标志，在弱单元、第一强单元和第二强单元之一上执行相应刷新，以进行刷新调节。
-
公开(公告)号：CN103165184A
公开(公告)日：2013-06-19
申请号：CN201210536246.1
申请日：2012-12-12
Applicant: 三星电子株式会社
IPC: G11C16/06 , G11C16/26 , G11C11/16 , G11C11/4063 , G11C11/56
CPC classification number: G11C7/06 , G11C7/065 , G11C7/222 , G11C11/16 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/4076 , G11C11/4091 , G11C13/0002 , G11C13/0004 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C16/26 , G11C16/28 , G11C27/02 , G11C2207/002 , G11C2207/005 , G11C2213/71 , H01L27/222 , H01L43/08 , H01L45/04 , H01L45/06
Abstract: 提供一种存储装置，其具有被配置为接收第一CSL信号并且输入或输出数据的第一开关。第二开关被配置为接收第二CSL信号。读出和锁存电路（SLC）耦接在第一开关与第二开关之间。至少一个存储单元耦接到第二开关。该第二开关被配置为响应于第二CSL信号来控制至少一个存储单元的读或写操作的定时，例如，其中读操作可以在不多于大约5ns后执行。SLC在写模式下操作为锁存器并且在读模式下操作为放大器。存储装置可以包括存储器系统或包含这样的存储装置或系统的其它设备的一部分。还提供了使用这样的存储装置执行读和写操作的方法。
-
Patent Agency Ranking
公开(公告)号：CN102456390A
公开(公告)日：2012-05-16
申请号：CN201110331981.4
申请日：2011-10-27
Applicant: 三星电子株式会社
CPC classification number: G11C7/18 , G11C7/06 , G11C2207/002 , G11C2207/005
Abstract: 一种半导体存储器器件，包括：至少一个存储单元块以及至少一个连接单元。所述至少一个存储单元块具有包含与第一位线连接的至少一个第一存储单元的第一区域、以及包含与第二位线连接的至少一个第二存储单元的第二区域。所述至少一个连接单元被配置为基于第一控制信号将第一位线与对应的位线读出放大器选择性地连接，以及被配置为基于第二控制信号将第二位线与对应的位线读出放大器经由对应的全局位线选择性地连接。
-
-
公开(公告)号：CN1067773A
公开(公告)日：1993-01-06
申请号：CN91110773.8
申请日：1991-11-15
Applicant: 三星电子株式会社
CPC classification number: G11C5/146 , G01R31/316 , G05F3/205
Abstract: 用于半导体器件中的一个反偏电平传感器，其中用以感测反偏电压(VBB)的感测电流(I50)被防止直接流入衬底(或反偏电压端子)。一个PMOS晶体管(50)的栅极被提供以该反偏电压，而其源极被提供以地电压，在反偏电压(VBB)低于预定电压电平时，一个泵电路(300)执行泵激操作从而增大反偏电压。反之，解除对泵电路(300)的激励，从而减小反偏电压。
-
公开(公告)号：CN103187092A
公开(公告)日：2013-07-03
申请号：CN201210591062.5
申请日：2012-12-31
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C16/06
CPC classification number: G11C11/4063 , G11C11/406 , G11C14/00 , G11C14/0018 , G11C16/06 , G11C29/783 , G11C2211/4061
Abstract: 一种半导体存储器件包括包含通过第一地址存取的多个区域的单元阵列，其中所述多个区域包括分别具有不同存储特性的至少两组区域。所述器件进一步包括用于指示多个区域中的每一个属于至少两组中的哪个组的组信息的非易失性存储的非易失性阵列。
-
公开(公告)号：CN102982848A
公开(公告)日：2013-03-20
申请号：CN201210328280.X
申请日：2012-09-06
Applicant: 三星电子株式会社
IPC: G11C29/12
CPC classification number: G11C29/50 , G11C11/41 , G11C29/783 , G11C2029/0409 , G11C2029/4402
Abstract: 一种半导体器件，包括：包括多个存储器单元的第一存储器区域；测试单元，被配置成测试所述第一存储器区域，并从所述多个存储器单元中检测弱位；和，第二存储器区域，被配置成存储所述第一存储器区域的弱位地址（WBA），和预期要被存储在弱位中的数据，其中，所述第一存储器区域和所述第二存储器区域包括不同类型的存储器单元。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.024 seconds)
