公开(公告)号：CN119835937A

公开(公告)日：2025-04-15

申请号：CN202411104438.4

申请日：2024-08-13

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  郑尚勋 ,  朴荣奭 ,  俞昌植

IPC: H10B12/00

Abstract: 提供了存储器装置。所述存储器装置包括：多个子阵列区域，在第一水平方向和第二水平方向上间隔布置，并且每个子阵列区域包括多个存储器单元，第一水平方向与第二水平方向交叉；虚设区域，设置在所述多个子阵列区域之间，虚设区域包括在第一层处在第一水平方向上延伸的第一金属图案、在第一金属图案的第一部分上在竖直方向上延伸的第一下接触件、以及在第一金属图案的第二部分上在竖直方向上延伸的第二下接触件；以及外围电路区域，包括连接到第一下接触件的第一上接触件、连接到第一上接触件的第一电路、连接到第二下接触件的第二上接触件、以及连接到第二上接触件的第二电路。

公开(公告)号：CN120018492A

公开(公告)日：2025-05-16

申请号：CN202411582345.2

申请日：2024-11-07

Applicant: 三星电子株式会社

Inventor： 朴荣奭 ,  尹炫喆 ,  俞昌植 ,  任政燉

IPC: H10B12/00

Abstract: 一种半导体存储器件包括外围电路结构和单元阵列结构，单元阵列结构提供在外围电路结构上并包括多个单元阵列区和提供在多个单元阵列区之间的上外围区。单元阵列结构包括垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管。垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管中的每个具有沿与外围电路结构和单元阵列结构的布置方向平行的第三方向延伸的沟道。垂直单元晶体管设置在单元阵列区中并具有第一极性。第一垂直外围晶体管设置在上外围区中并具有第一极性。第二垂直外围晶体管设置在上外围区中并具有不同于第一极性的第二极性。

公开(公告)号：CN119905122A

公开(公告)日：2025-04-29

申请号：CN202410680302.1

申请日：2024-05-29

Applicant: 三星电子株式会社

Inventor： 李昊锡 ,  姜奎彰 ,  郑強燮 ,  金多荣 ,  朴荣奭

IPC: G11C5/02 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 一种半导体存储器装置可以包括：第一芯片，其包括彼此相邻并且包括存储器单元的第一阵列矩阵和第二阵列矩阵；以及第二芯片，其位于第一芯片下方，并且包括被配置为驱动存储器单元的读出放大器，其中，第一单元位线位于第一阵列矩阵中，并且第二单元位线位于第二阵列矩阵中，其中，第一位线和第一互补位线位于第一阵列矩阵下方，并且第二位线和第二互补位线位于第二阵列矩阵下方，并且其中，第一位线和第二位线分别连接到第一单元位线和第二单元位线，第一互补位线和第二互补位线分别连接到第二单元位线和第一单元位线。

公开(公告)号：CN119495328A

公开(公告)日：2025-02-21

申请号：CN202410941495.1

申请日：2024-07-15

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  朴荣奭

IPC: G11C7/06 ,  G11C7/10

Abstract: 一种存储器件，包括：存储单元阵列，其包括存储单元；单端位线读出放大器，其通过位线和互补位线连接到所述存储单元，并且响应于所述存储单元被激活而通过所述位线或所述互补位线中的一者电连接；以及单元存储数据反相电路，其被配置为响应于输入数据中包括的具有第一电平的比特的第一数量大于所述输入数据中包括的具有第二电平的比特的第二数量，向所述单端位线读出放大器发送通过反相所述输入数据生成的互补输入数据，并且向所述单端位线读出放大器有发送指示所述输入数据被反相的数据反相标志。所述单端位线读出放大器将所述互补输入数据存储在所述存储单元阵列中，并且将所述数据反相标志存储在所述存储单元阵列的指定部分区域中。

公开(公告)号：CN120018493A

公开(公告)日：2025-05-16

申请号：CN202411602570.8

申请日：2024-11-11

Applicant: 三星电子株式会社

Inventor： 金大善 ,  金锡来 ,  金千培 ,  朴荣奭 ,  朴台镇 ,  尹炫喆 ,  李贤奎 ,  林晟洙 ,  崔贤根

IPC: H10B12/00

Abstract: 本公开提供了一种半导体器件。所述半导体器件包括：顺序排列的第一连接区域、第一存储块区域和第二连接区域；第一外围电路区域，所述第一外围电路区域与所述第一存储块区域垂直地交叠；第一存储单元，其位于所述第一存储块区域中；第一字线，其穿越所述第一存储块区域延伸到所述第一连接区域和所述第二连接区域中，并且电连接到所述第一存储单元；第一子字线驱动器，其位于所述第一外围电路区域中；以及第一字线信号路径，其电连接所述第一字线和所述第一子字线驱动器。所述第一字线信号路径包括在所述第一连接区域中耦接到所述第一字线的至少一个第一布线接触和在所述第二连接区域中耦接到所述第一字线的至少一个第二布线接触。

公开(公告)号：CN119277777A

公开(公告)日：2025-01-07

申请号：CN202410696461.0

申请日：2024-05-31

Applicant: 三星电子株式会社

Inventor： 李周昊 ,  柳民泰 ,  朴荣奭 ,  卞诚载 ,  宋映槿

IPC: H10B12/00

Abstract: 本发明提供一种半导体存储器件，其包括：衬底；设置在所述衬底上的导电线；在导电线上沿第一方向延伸并部分地覆盖导电线的水平沟道部分；设置在水平沟道部分上的分离绝缘层；包括在导电线上的第一部分和在垂直于衬底的第二方向上延伸的第二部分的栅极绝缘层；在栅极绝缘层和分离绝缘层之间的垂直沟道部分，垂直沟道部分在第二方向上延伸；以及在栅极绝缘层的第一部分上的间隔物。包含在水平沟道部分中的第一材料不同于包含在垂直沟道部分中的第二材料。