-
-
公开(公告)号：CN116249347A
公开(公告)日：2023-06-09
申请号：CN202211547941.8
申请日：2022-12-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。
-
公开(公告)号：CN112397517A
公开(公告)日：2021-02-23
申请号：CN202010824227.3
申请日：2020-08-17
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。
-
公开(公告)号：CN118434158A
公开(公告)日：2024-08-02
申请号：CN202410133615.5
申请日：2024-01-31
Applicant: 三星电子株式会社
IPC: H10B80/00 , H10B12/00 , H10B61/00 , H10B63/10 , H10B63/00 , H01L23/48 , H01L23/535 , H01L21/768 , H01L21/50 , H01L21/60
Abstract: 公开了半导体器件及其制造方法。半导体器件包括：下接合结构，包括下衬底、在下衬底上的下电介质结构以及在下衬底和下电介质结构之间的晶体管；上接合结构，包括在下电介质结构上的上电介质结构，在上电介质结构上的上衬底以及在上衬底和上电介质结构之间的存储单元结构；在上接合结构上的连接结构；以及第一贯穿通路，将晶体管电连接到存储单元结构。晶体管与存储单元结构重叠。第一贯穿通路穿透上衬底和上电介质结构。
-
公开(公告)号：CN118434129A
公开(公告)日：2024-08-02
申请号：CN202311511610.3
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H10B63/00 , H10B63/10 , H01L23/498 , H01L23/528
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。
-
Patent Agency Ranking
公开(公告)号：CN118076100A
公开(公告)日：2024-05-24
申请号：CN202311529661.9
申请日：2023-11-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。
-
公开(公告)号：CN116249346A
公开(公告)日：2023-06-09
申请号：CN202211536107.9
申请日：2022-12-01
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B63/00 , G11C5/02 , G11C11/401 , G11C13/00
Abstract: 一种半导体存储器件可以包括：单元阵列结构，包括电连接到存储单元的第一接合焊盘；以及外围电路结构，包括第二接合焊盘，该第二接合焊盘电连接到外围电路并接合到第一接合焊盘。单元阵列结构可以包括：堆叠，包括在垂直方向上堆叠的水平导电图案；包括垂直导电图案的垂直结构，垂直导电图案在垂直方向上与堆叠交叉；以及提供在覆盖堆叠的一部分的平坦化绝缘层中的电力电容器。
-
公开(公告)号：CN119183300A
公开(公告)日：2024-12-24
申请号：CN202410790855.2
申请日：2024-06-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括下芯片结构和位于所述下芯片结构上的上芯片结构。所述下芯片结构包括：存储结构；下互连结构，所述下互连结构电连接到所述存储结构；以及下接合焊盘，所述下接合焊盘电连接到所述下互连结构。所述上芯片结构包括：上基底；外围晶体管，所述外围晶体管位于所述上基底上；第一上互连结构，所述第一上互连结构在所述上基底上电连接到所述外围晶体管；通路，所述通路穿透所述上基底并电连接到所述第一上互连结构；上接合焊盘，所述上接合焊盘位于所述上基底下方接合到所述下接合焊盘；以及中间连接结构，所述中间连接结构在所述上基底和所述下芯片结构之间电连接所述上接合焊盘和所述通路。
-
公开(公告)号：CN118678698A
公开(公告)日：2024-09-20
申请号：CN202410189715.X
申请日：2024-02-20
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，其包括：在基板上的外围栅极结构；在外围栅极结构上的第一接合焊盘；在第一接合焊盘上的屏蔽导电图案；位于屏蔽导电图案与第一接合焊盘之间并且接触第一接合焊盘的第二接合焊盘；在屏蔽导电图案上沿第一方向延伸的位线；在所述位线上的有源图案，并且该有源图案包括下表面和上表面以及在第一方向上彼此相反的第一侧壁和第二侧壁，该有源图案的下表面连接到位线；位于有源图案的第一侧壁上并且在第三方向上延伸的字线；以及位于有源图案上的数据存储图案，并且该数据存储图案连接到有源图案的上表面。
-
公开(公告)号：CN117881183A
公开(公告)日：2024-04-12
申请号：CN202311198493.X
申请日：2023-09-15
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供一种半导体存储器件。该半导体存储器件包括：衬底；栅电极，在衬底上；位线，在衬底上；单元半导体图案，在栅电极的一侧并且电连接到位线；电容器结构，包括电连接到单元半导体图案的第一电极、第一电极上的第二电极、以及在第一电极与第二电极之间的电容器介电膜；位线跨接线，在第二方向上与位线间隔开并且电连接到位线；位线选择线，在位线与位线跨接线之间；以及选择半导体图案，在位线与位线跨接线之间，并且与位线、位线跨接线和位线选择线全部电连接。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.021 seconds)
