-
公开(公告)号：CN110896456A
公开(公告)日：2020-03-20
申请号：CN201910806744.5
申请日：2019-08-29
Applicant: 三星电子株式会社
Abstract: 公开了图像传感器以及包括其的电子装置。一种图像传感器，像素阵列和存储器单元阵列被合并在所述图像传感器中，所述图像传感器包括：第一半导体芯片，在同一半导体芯片中包括像素阵列和存储器单元阵列；以及第二半导体芯片，在竖直方向上与第一半导体芯片重叠。第二半导体芯片包括：第一逻辑电路，控制像素阵列，模数转换器(ADC)电路，将从在第一逻辑电路的控制下的像素阵列输出的模拟信号转换为数字信号，以及第二逻辑电路，将从ADC电路输出的基于数字信号的数据存储到第一半导体芯片的存储器单元阵列。
-
公开(公告)号：CN117015239A
公开(公告)日：2023-11-07
申请号：CN202310479130.7
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器装置。该半导体存储器装置可包括在第一方向上延伸的位线、设置在位线上的第一有源图案和第二有源图案、设置在第一有源图案和第二有源图案之间并且在第二方向上延伸以与位线交叉的背栅电极、设置在第一有源图案的一侧并且在第二方向上延伸的第一字线、设置在第二有源图案的相对侧并且在第二方向上延伸的第二字线、以及分别耦接到第一有源图案和第二有源图案的接触图案。
-
公开(公告)号：CN117956798A
公开(公告)日：2024-04-30
申请号：CN202311408358.3
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：衬底；在衬底上在第一方向上延伸的位线；在第二方向上延伸以与位线交叉的第一字线和第二字线；在第一字线和第二字线之间在第二方向上延伸的背栅电极；设置在第一和第二字线与背栅电极之间并且连接到位线的第一和第二有源图案；分别联接到第一和第二有源图案的接触图案；在接触图案和背栅电极之间的第一背栅极覆盖图案；以及在接触图案与第一和第二字线之间的第一栅极覆盖图案。第一背栅极覆盖图案和第一栅极覆盖图案可以具有第一接缝和第二接缝，第一接缝和第二接缝在第二方向上延伸并且位于不同的垂直水平处。
-
公开(公告)号：CN117956797A
公开(公告)日：2024-04-30
申请号：CN202311400546.1
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：包括单元阵列区和外围电路区的衬底；在衬底的单元阵列区上的有源图案；在衬底的外围电路区上的外围有源图案；设置在外围有源图案的顶表面上的外围栅电极；提供在单元阵列区上以覆盖有源图案的顶表面的第一层间绝缘图案；以均匀的厚度覆盖第一层间绝缘图案和外围栅电极的第一蚀刻停止层；以及设置在第一蚀刻停止层上和外围电路区中的第二层间绝缘图案。在单元阵列区中，第二层间绝缘图案可以具有与第一蚀刻停止层的顶表面位于基本相同的水平的顶表面。
-
公开(公告)号：CN118829230A
公开(公告)日：2024-10-22
申请号：CN202311636827.7
申请日：2023-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：位线，其在第一方向上延伸；有源图案，其位于位线上，并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，其位于第一垂直部分与第二垂直部分之间的水平部分上，在与第一方向交叉的第二方向上延伸；栅极绝缘图案，其位于第一字线和第二字线与有源图案之间；以及电容器，其连接到第一垂直部分和第二垂直部分中的每一者，并且包括第一电极图案、位于第一电极图案上的第二电极图案和位于第一电极图案与第二电极图案之间的铁电图案，该第一电极图案连接到第一垂直部分和第二垂直部分中的一者。
-
Patent Agency Ranking
公开(公告)号：CN109524383B
公开(公告)日：2023-05-30
申请号：CN201811091300.X
申请日：2018-09-18
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L21/768
-
公开(公告)号：CN110896456B
公开(公告)日：2022-03-18
申请号：CN201910806744.5
申请日：2019-08-29
Applicant: 三星电子株式会社
Abstract: 公开了图像传感器以及包括其的电子装置。一种图像传感器，像素阵列和存储器单元阵列被合并在所述图像传感器中，所述图像传感器包括：第一半导体芯片，在同一半导体芯片中包括像素阵列和存储器单元阵列；以及第二半导体芯片，在竖直方向上与第一半导体芯片重叠。第二半导体芯片包括：第一逻辑电路，控制像素阵列，模数转换器(ADC)电路，将从在第一逻辑电路的控制下的像素阵列输出的模拟信号转换为数字信号，以及第二逻辑电路，将从ADC电路输出的基于数字信号的数据存储到第一半导体芯片的存储器单元阵列。
-
公开(公告)号：CN110164867A
公开(公告)日：2019-08-23
申请号：CN201910108496.7
申请日：2019-02-03
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 本发明提供半导体存储器件，该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极，第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。
-
公开(公告)号：CN118555825A
公开(公告)日：2024-08-27
申请号：CN202311818795.2
申请日：2023-12-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器装置，包括：半导体衬底；堆叠结构，其包括交替地堆叠在半导体衬底上的字线和层间电介质图案；蚀刻停止层，其在堆叠结构上；半导体图案，其穿透字线；位线，其与半导体图案接触；封盖电介质图案，其位于位线和字线之间，封盖电介质图案覆盖字线的侧壁；以及数据存储元件，其在半导体衬底上，其中，蚀刻停止层的底表面的水平高度与数据存储元件的顶表面的水平高度相同。
-
公开(公告)号：CN118434129A
公开(公告)日：2024-08-02
申请号：CN202311511610.3
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H10B63/00 , H10B63/10 , H01L23/498 , H01L23/528
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.028 seconds)
