公开(公告)号：CN118510269A

公开(公告)日：2024-08-16

申请号：CN202410181430.1

申请日：2024-02-18

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  李基硕

IPC: H10B12/00

Abstract: 一种半导体装置可包括衬底、位线结构、彼此隔开的第一栅电极和第二栅电极、以及第一栅极电介质层和第二栅极电介质层。衬底可包括彼此间隔开并从下有源区向上突出的第一上有源区和第二上有源区、从第一上有源区向上突出的第一竖直有源柱、以及从第二上有源区向上突出的第二竖直有源柱。位线结构可在第一上有源区和第二上有源区之间。第一栅电极和第二栅电极可分别围绕第一竖直有源柱的沟道区和第二竖直有源柱的沟道区。第一栅极电介质层和第二栅极电介质层可分别在第一竖直有源柱和第一栅电极之间以及在第二竖直有源柱和第二栅电极之间。

公开(公告)号：CN119562515A

公开(公告)日：2025-03-04

申请号：CN202411048278.6

申请日：2024-08-01

Applicant: 三星电子株式会社

Inventor： 金承默 ,  李基硕 ,  金根楠 ,  李泓浚

IPC: H10B12/00

Abstract: 一种半导体装置，包括：位于衬底的单元区中的第一栅极结构，其中，衬底包括外围电路区；位于衬底的单元区上的位线结构；位于位线结构上的单元电容器结构；位于衬底的外围电路区上的去耦电容器结构；以及位于去耦电容器结构上的第二栅极结构。

公开(公告)号：CN114388507A

公开(公告)日：2022-04-22

申请号：CN202111216535.9

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 张锡和 ,  金冈昱 ,  鲁贤硕 ,  朴容臣 ,  宣潒珪 ,  李善英 ,  李昭享 ,  李泓浚 ,  郑湖璇 ,  陈姃玟 ,  崔贞姬 ,  崔秦瑞 ,  洪世罗

IPC: H01L27/108

Abstract: 一种制造半导体装置的方法包括：形成包括多个晶体管的下部结构；在下部结构上形成导电层；在导电层上形成第一初步焊盘掩模图案和布线掩模图案；在保护布线掩模图案的同时，通过图案化第一初步焊盘掩模图案来形成焊盘掩模图案；以及使用焊盘掩模图案和布线掩模图案作为蚀刻掩模来蚀刻导电层，以形成焊盘图案和布线图案。

公开(公告)号：CN118742030A

公开(公告)日：2024-10-01

申请号：CN202410208467.9

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李泓浚 ,  崔贤根 ,  金根楠 ,  南仁哲 ,  刘宝元 ,  韩珍优

IPC: H10B12/00

Abstract: 一种半导体器件包括：下衬底；存储单元结构，包括：字线，在下衬底上；位线，设置在下衬底上并且与字线交叉；以及单元电容器，连接到下衬底；上衬底，具有与下衬底相邻的后侧以及与后侧相对的前侧；电路元件，设置在上衬底的前侧上，并且在竖直方向上与存储单元结构重叠；以及通孔，穿透上衬底，并且将存储单元结构和电路元件彼此电连接。

公开(公告)号：CN118450699A

公开(公告)日：2024-08-06

申请号：CN202410095371.6

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李明东 ,  李泓浚 ,  姜玟州 ,  金根楠

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分；顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触；以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。

公开(公告)号：CN118434129A

公开(公告)日：2024-08-02

申请号：CN202311511610.3

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  金熙中 ,  朴硕韩 ,  李基硕 ,  郑文泳 ,  崔宰福 ,  崔贤根 ,  韩珍优

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10 ,  H01L23/498 ,  H01L23/528

Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。

公开(公告)号：CN116133419A

公开(公告)日：2023-05-16

申请号：CN202211053977.0

申请日：2022-08-30

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金冈昱 ,  李镐旭

IPC: H10B12/00

Abstract: 本公开提供了半导体器件。一种半导体器件可以包括：基板，包括单元区和外围区；位线，在单元区上并在平行于基板的顶表面的第一方向上延伸；下覆盖图案，在每条位线的顶表面上；位线间隔物，在每条位线的侧表面上并延伸到下覆盖图案的侧表面；以及在下覆盖图案的顶表面上的相应的上覆盖图案。相应的上覆盖图案在位线间隔物的顶表面的至少一部分上。

公开(公告)号：CN119677100A

公开(公告)日：2025-03-21

申请号：CN202411270684.7

申请日：2024-09-11

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  李基硕 ,  金熙中 ,  宋暎槿 ,  李镕珍

IPC: H10B12/00

Abstract: 一种半导体装置包括位线、沟道、第一封盖图案、栅极绝缘图案、栅电极和电容器。位线位于衬底上，并且位线中的每一个在第一方向上延伸。位线在第二方向上彼此间隔开。沟道在第一方向上彼此间隔开。第一封盖图案位于沟道中的每一个的侧壁上。栅极绝缘图案位于第一封盖图案的侧壁上。栅电极位于栅极绝缘图案的侧壁上。电容器电连接到沟道中的相应的沟道。

公开(公告)号：CN118540943A

公开(公告)日：2024-08-23

申请号：CN202410191395.1

申请日：2024-02-21

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  李基硕

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，该衬底包括有源区；字线和位线，与有源区重叠同时与有源区交叉；位线盖层，设置在位线上；直接接触，连接有源区和位线；以及掩埋接触，连接到有源区。位线盖层的相对两侧具有不对称的形状。

公开(公告)号：CN118434130A

公开(公告)日：2024-08-02

申请号：CN202410012621.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 朴相在 ,  高承甫 ,  金根楠 ,  金钟珉 ,  金熙中 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东 ,  李泓浚

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘；顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触；顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触；以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上，栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。