-
公开(公告)号：CN119342810A
公开(公告)日：2025-01-21
申请号：CN202410178977.6
申请日：2024-02-07
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一有源图案，包括第一边缘部分以及在第一方向上与第一边缘部分间隔开的第二边缘部分；第一字线，在第一边缘部分和第二边缘部分之间并且在与第一方向相交的第二方向上延伸；位线，在第一边缘部分上并且在与第一方向和第二方向相交的第三方向上延伸；以及存储节点接触部，在第二边缘部分上，其中，第一边缘部分包括第一顶表面和第二顶表面，并且第一边缘部分的第二顶表面比第一边缘部分的第一顶表面更靠近第二边缘部分。
-
公开(公告)号：CN119183286A
公开(公告)日：2024-12-24
申请号：CN202410204333.X
申请日：2024-02-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种半导体器件，该半导体器件包括：有源图案，其包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分；字线，其在该第一边缘部分与该第二边缘部之间沿着第二方向延伸；位线，其在该第一边缘部分上沿着第三方向延伸；存储节点接触，其位于该第二边缘部分上；第一有源焊盘，其位于该位线与该第一边缘部分之间；以及第二有源焊盘，其位于该存储节点接触与该第二边缘部分之间。该第一有源焊盘在该第三方向上延伸超过该第一边缘部分。该第二有源焊盘在与该第三方向相反的方向上延伸超过该第二边缘部分。
-
-
公开(公告)号：CN115731967A
公开(公告)日：2023-03-03
申请号：CN202211033169.8
申请日：2022-08-26
Applicant: 三星电子株式会社
Abstract: 提供了一种用于操作存储器设备的方法。该方法包括：使用第一线路将高电压信号提供给包括多个存储器单元的存储器单元阵列；使用第二线路将逻辑信号提供给存储器单元阵列；以及，使用布置在第一线路和第二线路之间的第三线路将屏蔽信号提供给存储器单元阵列。逻辑信号的最高电压电平低于高电压信号的最高电压电平，而且屏蔽信号在第一模式下包括负的第一电压电平，并且在第二模式下包括正的第二电压电平。
-
公开(公告)号：CN119277775A
公开(公告)日：2025-01-07
申请号：CN202410631012.8
申请日：2024-05-21
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括：有源阵列，其中，多个有源图案被布置在衬底上；栅极结构，其在第一方向上延伸并与有源图案的中心部分交叉；位线结构，其接触有源图案的与栅极结构的第一侧壁相邻的第一部分，并在第二方向上延伸；以及电容器，其电连接到有源图案中的每一个有源图案的与栅极结构的第二侧壁相邻的第二部分。在平面图中，有源图案中的每一个有源图案的上端部分和有源图案中的每一个有源图案的下端部分被布置为在相对于第一方向倾斜的第三方向上间隔开。在第二方向上并排布置的有源图案形成有源列。
-
Patent Agency Ranking
公开(公告)号：CN119277774A
公开(公告)日：2025-01-07
申请号：CN202410609625.1
申请日：2024-05-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体装置可包括第一有源图案和第二有源图案、第一栅极结构和第二栅极结构、源极/漏极层、位线结构、接触插塞结构和电容器。第一有源图案和第二有源图案分别在基底的单元区域和外围电路区域上。第一栅极结构延伸穿过第一有源图案的上部。第二栅极结构在第二有源图案的上表面和上侧壁上。源极/漏极层在第二有源图案的与第二栅极结构邻近的部分上。位线结构在第一有源图案的中心部分上，并且在水平方向上与第二栅极结构叠置。接触插塞结构在第一有源图案的背对的端部上。电容器在接触插塞结构上。
-
公开(公告)号：CN118946142A
公开(公告)日：2024-11-12
申请号：CN202410574499.0
申请日：2024-05-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置。所述半导体装置包括：第一接触件结构，在有源图案的中心部分上；位线结构，在第一接触件结构上；间隔件结构，在位线结构的侧壁上和第一接触件结构的侧壁上，并且包括在与基底的上表面平行的水平方向上顺序地堆叠的第一间隔件、第二间隔件、蚀刻停止图案和第三间隔件；第二接触件结构，在有源图案的端部上；以及电容器，在第二接触件结构上。第一间隔件的最下表面可以低于第二间隔件的最下表面，并且蚀刻停止图案和第三间隔件的下表面可以高于第二间隔件的最下表面。
-
公开(公告)号：CN117896978A
公开(公告)日：2024-04-16
申请号：CN202311180176.5
申请日：2023-09-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器件。所述半导体存储器件包括：衬底，所述衬底包括位于存储单元区域中的多个有源区域和位于外围电路区域中的至少一个逻辑有源区域；字线，所述字线在所述多个有源区域上沿第一水平方向延伸；位线结构，所述位线结构在所述多个有源区域上沿与所述第一水平方向正交的第二水平方向延伸，并且所述位线结构包括位线、覆盖绝缘结构和绝缘盖结构，所述覆盖绝缘结构位于所述位线的端部的侧表面上，所述绝缘盖结构位于所述位线和所述覆盖绝缘结构上；以及栅极线，所述栅极线位于所述至少一个逻辑有源区域上。
-
公开(公告)号：CN116896862A
公开(公告)日：2023-10-17
申请号：CN202211586563.4
申请日：2022-12-09
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件，所述半导体器件包括：导电接触插塞，所述导电接触插塞位于衬底上，并且包括下部和位于所述下部上的上部，所述下部具有第一宽度，并且所述上部具有小于所述第一宽度的第二宽度；位线结构，所述位线结构位于所述导电接触插塞上，并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构；以及第一下间隔物、第二下间隔物和第三下间隔物，所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上，其中，所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。
-
公开(公告)号：CN118695593A
公开(公告)日：2024-09-24
申请号：CN202410336809.5
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括基板、沿第一水平方向在基板上延伸的字线、沿垂直于第一水平方向的第二水平方向在基板上延伸的位线以及在位线的侧壁上的间隔物结构，其中位线包括在基板上沿垂直方向堆叠的下导电层、中间导电层和上导电层，并且间隔物结构包括：耗尽停止层，在下导电层的侧壁上，在垂直方向上延伸，并且包括具有比硅氮化物层的界面陷阱密度小的界面陷阱密度的材料层；以及内间隔物，在垂直方向上延伸并且在耗尽停止层的侧壁上。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
