公开(公告)号：CN116896862A

公开(公告)日：2023-10-17

申请号：CN202211586563.4

申请日：2022-12-09

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  尹灿植 ,  金孝燮 ,  朴素贤 ,  安濬爀

IPC: H10B12/00

Abstract: 提供了一种半导体器件，所述半导体器件包括：导电接触插塞，所述导电接触插塞位于衬底上，并且包括下部和位于所述下部上的上部，所述下部具有第一宽度，并且所述上部具有小于所述第一宽度的第二宽度；位线结构，所述位线结构位于所述导电接触插塞上，并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构；以及第一下间隔物、第二下间隔物和第三下间隔物，所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上，其中，所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。

公开(公告)号：CN117295329A

公开(公告)日：2023-12-26

申请号：CN202310634943.9

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴素贤 ,  尹灿植 ,  崔东珉 ,  高承甫 ,  金孝燮 ,  裵镇国 ,  郑宇真 ,  车银京 ,  安濬爀

IPC: H10B12/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，所述半导体器件包括：第一接触插塞结构，所述第一接触插塞结构位于衬底上；下间隔物结构，所述下间隔物结构位于所述第一接触插塞结构的侧壁上；以及位线结构，所述位线结构位于所述第一接触插塞结构上，并且包括在与所述衬底的上表面基本垂直的垂直方向上堆叠的导电结构和绝缘结构。所述第一接触插塞结构可以包括接触所述衬底的所述上表面的导电焊盘、位于所述导电焊盘上的欧姆接触图案和位于所述欧姆接触图案上的导电填充图案。所述导电填充图案可以包括金属，并且包括具有相对大的宽度的下部和具有相对小的宽度的上部。所述下间隔物结构可以接触所述导电填充图案的侧壁。

公开(公告)号：CN116133426A

公开(公告)日：2023-05-16

申请号：CN202211306610.5

申请日：2022-10-24

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  朴素贤

IPC: H10B12/00

Abstract: 公开了一种半导体器件，包括：半导体衬底，设置有有源区；隔离层，在半导体衬底上限定每个有源区；栅电极，与有源区重叠，并且在平行于半导体衬底的上表面的第一方向上延伸；绝缘阻挡结构，设置在比设置栅电极的高度高的高度处，绝缘阻挡结构具有包括栅格单元的栅格图案；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比设置绝缘阻挡结构的高度高的高度处；以及第一接触插塞，每个第一接触插塞设置在绝缘阻挡结构的栅格单元中的对应栅格单元中。

公开(公告)号：CN116096075A

公开(公告)日：2023-05-09

申请号：CN202211186615.9

申请日：2022-09-27

Applicant: 三星电子株式会社

Inventor： 李蕙兰 ,  朴素贤 ,  罗暻朝 ,  杨世怜

IPC: H10B12/00 ,  H01L21/764

Abstract: 一种半导体器件，包括：叠层，包括在衬底上彼此堆叠的导电结构和绝缘结构，其中，该叠层沿基本平行于衬底的上表面的第一方向延伸；第一间隔物、第二间隔物和第三间隔物，在基本平行于衬底的上表面并与第一方向相交的第二方向上彼此顺序地堆叠在叠层的侧壁上；以及封盖图案，设置在第二间隔物上，其中：第二间隔物是包括空气的空气间隔物，并且第三间隔物的一部分的上表面与封盖图案的上表面基本共面。

公开(公告)号：CN113410225A

公开(公告)日：2021-09-17

申请号：CN202011481686.2

申请日：2020-12-15

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  朴素贤 ,  金大元 ,  金桐 ,  金恩娥 ,  朴哲权 ,  朴台镇 ,  李基硕 ,  韩成熙

IPC: H01L27/02 ,  H01L27/108 ,  H01L43/08 ,  H01L45/00

Abstract: 公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。

公开(公告)号：CN112310082A

公开(公告)日：2021-02-02

申请号：CN202010741490.6

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  柳原锡 ,  金根楠 ,  金孝燮 ,  朴素贤 ,  许仁景 ,  黄有商

IPC: H01L27/108 ,  H01L23/528

Abstract: 提供了一种半导体装置。该半导体装置包括：衬底；位线结构，其设置在衬底上；沟槽，其与位线结构的至少一侧相邻；存储接触结构，其设置在沟槽内，并且包括按次序堆叠的存储接触件、硅化物层和存储焊盘；以及间隔件结构，其设置在位线结构与存储接触结构之间。

公开(公告)号：CN112054027A

公开(公告)日：2020-12-08

申请号：CN202010257913.7

申请日：2020-04-03

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金根楠 ,  金熙中 ,  朴素贤 ,  赵在奂 ,  黄有商

IPC: H01L27/108 ,  H01L27/02

Abstract: 本发明提供一种半导体器件，该半导体器件包括：基板；在基板上的位线结构；接触插塞结构，与位线结构相邻并且沿垂直于基板的上表面的竖直方向延伸；以及电容器，电连接到接触插塞结构。接触插塞结构包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案具有L形横截面。

公开(公告)号：CN119342810A

公开(公告)日：2025-01-21

申请号：CN202410178977.6

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 姜玟州 ,  金钟珉 ,  朴相在 ,  朴素贤 ,  李基硕

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件包括：第一有源图案，包括第一边缘部分以及在第一方向上与第一边缘部分间隔开的第二边缘部分；第一字线，在第一边缘部分和第二边缘部分之间并且在与第一方向相交的第二方向上延伸；位线，在第一边缘部分上并且在与第一方向和第二方向相交的第三方向上延伸；以及存储节点接触部，在第二边缘部分上，其中，第一边缘部分包括第一顶表面和第二顶表面，并且第一边缘部分的第二顶表面比第一边缘部分的第一顶表面更靠近第二边缘部分。

公开(公告)号：CN119183286A

公开(公告)日：2024-12-24

申请号：CN202410204333.X

申请日：2024-02-23

Applicant: 三星电子株式会社

Inventor： 李泫珍 ,  金钟珉 ,  李基硕 ,  崔润 ,  金仁雨 ,  金熙中 ,  朴素贤 ,  蔡熙载

IPC: H10B12/00

Abstract: 公开了一种半导体器件，该半导体器件包括：有源图案，其包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分；字线，其在该第一边缘部分与该第二边缘部之间沿着第二方向延伸；位线，其在该第一边缘部分上沿着第三方向延伸；存储节点接触，其位于该第二边缘部分上；第一有源焊盘，其位于该位线与该第一边缘部分之间；以及第二有源焊盘，其位于该存储节点接触与该第二边缘部分之间。该第一有源焊盘在该第三方向上延伸超过该第一边缘部分。该第二有源焊盘在与该第三方向相反的方向上延伸超过该第二边缘部分。

公开(公告)号：CN113410235A

公开(公告)日：2021-09-17

申请号：CN202110288110.2

申请日：2021-03-17

Applicant: 三星电子株式会社

Inventor： 许仁景 ,  金孝燮 ,  朴素贤 ,  朴台镇 ,  李承宪 ,  崔允硕 ,  韩成熙 ,  黄有商

IPC: H01L27/108

Abstract: 本申请提供了一种半导体存储器件及其制造方法，半导体存储器件包括：第一杂质区和第二杂质区，在半导体衬底中间隔开；位线，电连接到第一杂质区；存储节点接触部，电连接到第二杂质区；气隙，在位线与存储节点接触部之间；着落焊盘，电连接到存储节点接触部；掩埋介电图案，在着落焊盘的侧壁上且在气隙上；以及间隔物封盖图案，在掩埋介电图案与气隙之间。