公开(公告)号：CN118946142A

公开(公告)日：2024-11-12

申请号：CN202410574499.0

申请日：2024-05-10

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  李明东 ,  高承甫 ,  安东赫

IPC: H10B12/00

Abstract: 提供了半导体装置。所述半导体装置包括：第一接触件结构，在有源图案的中心部分上；位线结构，在第一接触件结构上；间隔件结构，在位线结构的侧壁上和第一接触件结构的侧壁上，并且包括在与基底的上表面平行的水平方向上顺序地堆叠的第一间隔件、第二间隔件、蚀刻停止图案和第三间隔件；第二接触件结构，在有源图案的端部上；以及电容器，在第二接触件结构上。第一间隔件的最下表面可以低于第二间隔件的最下表面，并且蚀刻停止图案和第三间隔件的下表面可以高于第二间隔件的最下表面。

公开(公告)号：CN118695593A

公开(公告)日：2024-09-24

申请号：CN202410336809.5

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 高承甫 ,  姜秀真 ,  金钟珉 ,  安东赫 ,  吴智媛 ,  尹灿植 ,  李明东 ,  李敏永 ,  车仁镐

IPC: H10B12/00

Abstract: 一种半导体器件包括基板、沿第一水平方向在基板上延伸的字线、沿垂直于第一水平方向的第二水平方向在基板上延伸的位线以及在位线的侧壁上的间隔物结构，其中位线包括在基板上沿垂直方向堆叠的下导电层、中间导电层和上导电层，并且间隔物结构包括：耗尽停止层，在下导电层的侧壁上，在垂直方向上延伸，并且包括具有比硅氮化物层的界面陷阱密度小的界面陷阱密度的材料层；以及内间隔物，在垂直方向上延伸并且在耗尽停止层的侧壁上。

公开(公告)号：CN118450699A

公开(公告)日：2024-08-06

申请号：CN202410095371.6

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李明东 ,  李泓浚 ,  姜玟州 ,  金根楠

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分；顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触；以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。

公开(公告)号：CN118804587A

公开(公告)日：2024-10-18

申请号：CN202311647139.0

申请日：2023-12-04

Applicant: 三星电子株式会社

Inventor： 李明东 ,  高承甫 ,  金根楠 ,  金钟珉 ,  金熙中 ,  朴台镇 ,  安东赫 ,  李基硕 ,  李敏永 ,  车仁镐

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体存储器件包括：在第一方向上延伸并且在与所述第一方向交叉的所述第二方向上彼此间隔开的第一有源图案和第二有源图案。第一有源图案和第二有源图案包括：在第一方向上彼此间隔开的第一边缘部分和第二边缘部分以及位于它们之间的中央部分。位线节点接触位于中央部分上。位线位于位线节点接触上并且在与第一方向和第二方向交叉的第三方向上延伸。第一有源图案和第二有源图案的中央部分在第二方向上被顺序地设置。每个位线节点接触在顶表面的高度处具有第一宽度，在底表面的高度处具有第二宽度，并且在顶表面与底表面之间具有第三宽度，第三宽度小于第一宽度和第二宽度。

公开(公告)号：CN118632524A

公开(公告)日：2024-09-10

申请号：CN202410249138.9

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括有源图案阵列，该有源图案阵列包括有源图案、隔离图案、栅极结构、位线结构以及下接触插塞和上接触插塞。隔离图案覆盖有源图案的侧壁。栅极结构在第一方向上延伸穿过有源图案的上部和隔离图案的上部，并且在第二方向上彼此间隔开。位线结构在有源图案和隔离图案的中心部分上，在第二方向上延伸，并且在第一方向上彼此间隔开。下接触插塞设置在有源图案的端部上。上接触插塞设置在下接触插塞上。有源图案阵列包括有源图案行，有源图案行包括在第一方向上彼此间隔开的有源图案。

公开(公告)号：CN118613048A

公开(公告)日：2024-09-06

申请号：CN202311446843.X

申请日：2023-11-01

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  李基硕 ,  高承甫 ,  尹灿植 ,  李明东

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，包括：第一有源图案和第二有源图案，均沿第一方向延伸，并且沿与第一方向交叉的第二方向布置，第一有源图案和第二有源图案中的每一个包括中心部分、第一边缘部分和第二边缘部分；存储节点焊盘，在第一有源图案的第一边缘部分上；以及位线节点接触部，在第一有源图案的中心部分上，其中，位线节点接触部的顶表面位于比存储节点焊盘的顶表面高的水平处。

公开(公告)号：CN118804585A

公开(公告)日：2024-10-18

申请号：CN202311522317.7

申请日：2023-11-15

Applicant: 三星电子株式会社

Inventor： 李明东 ,  金钟珉 ,  朴台镇 ,  高承甫 ,  金熙中

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 一种示例半导体存储器件包括在第一方向上延伸并且在第二方向上并排地设置的第一有源图案和第二有源图案。第一有源图案和第二有源图案均包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分。成对的字线被设置为与第一有源图案和第二有源图案中的每一者交叉，成对的位线设置在第一有源图案和第二有源图案中的每一者上并且在第三方向上延伸，并且存储节点接触位于第一有源图案的第一边缘部分上。当在第二方向上测量时，存储节点接触在第一高度处的第一宽度大于在第二高度处的第二宽度。第一高度低于第二高度。

公开(公告)号：CN118434130A

公开(公告)日：2024-08-02

申请号：CN202410012621.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 朴相在 ,  高承甫 ,  金根楠 ,  金钟珉 ,  金熙中 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东 ,  李泓浚

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘；顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触；顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触；以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上，栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。

公开(公告)号：CN117295329A

公开(公告)日：2023-12-26

申请号：CN202310634943.9

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴素贤 ,  尹灿植 ,  崔东珉 ,  高承甫 ,  金孝燮 ,  裵镇国 ,  郑宇真 ,  车银京 ,  安濬爀

IPC: H10B12/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，所述半导体器件包括：第一接触插塞结构，所述第一接触插塞结构位于衬底上；下间隔物结构，所述下间隔物结构位于所述第一接触插塞结构的侧壁上；以及位线结构，所述位线结构位于所述第一接触插塞结构上，并且包括在与所述衬底的上表面基本垂直的垂直方向上堆叠的导电结构和绝缘结构。所述第一接触插塞结构可以包括接触所述衬底的所述上表面的导电焊盘、位于所述导电焊盘上的欧姆接触图案和位于所述欧姆接触图案上的导电填充图案。所述导电填充图案可以包括金属，并且包括具有相对大的宽度的下部和具有相对小的宽度的上部。所述下间隔物结构可以接触所述导电填充图案的侧壁。