-
公开(公告)号：CN112713147B
公开(公告)日：2025-04-29
申请号：CN202010672660.X
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。
-
公开(公告)号：CN119495656A
公开(公告)日：2025-02-21
申请号：CN202410525604.1
申请日：2024-04-29
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/528
Abstract: 一种半导体装置，包括：上导电线，其在衬底上方沿第一水平方向延伸；沟道层，其在垂直于第一水平方向的第二水平方向上面对上导电线；栅极电介质膜，其位于沟道层和上导电线之间；导电接触图案，其包括下表面和侧壁，该下表面与沟道层的上表面接触，该侧壁包括在第二水平方向上面对上导电线的第一侧壁；以及绝缘间隔件，其包括在第二水平方向上位于上导电线和导电接触图案之间的第一部分。
-
公开(公告)号：CN116096077A
公开(公告)日：2023-05-09
申请号：CN202211270572.2
申请日：2022-10-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种半导体存储器件，包括：衬底，包括单元区和外围区；单元栅电极，设置在单元区处；位线结构，设置在单元区处并包括单元导线和设置在单元导线上的单元线封盖膜；鳍型图案，设置在外围区处；外围栅电极，与鳍型图案交叉；外围栅分离图案，设置在外围栅电极的侧壁上并具有高于外围栅电极的上表面的上表面；以及外围层间绝缘膜，覆盖外围栅电极、外围栅分离图案、以及外围栅分离图案的侧壁的一部分。外围层间绝缘膜的上表面和单元线封盖膜的最上表面相对于衬底位于相同的高度。
-
公开(公告)号：CN117133709A
公开(公告)日：2023-11-28
申请号：CN202310448291.X
申请日：2023-04-24
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括：衬底，其包括有源区域和字线沟槽；字线，其在字线沟槽中在第一水平方向上纵向地延伸；埋置绝缘层，其位于字线上；导电插塞，其位于衬底上；以及焊盘结构，其位于衬底上，并且具有与有源区域的顶表面接触的部分和与导电插塞接触的部分。焊盘结构包括：导电焊盘，其具有与有源区域的顶表面接触的底表面；以及焊盘间隔件，其与导电焊盘的侧壁接触，并且在与第一水平方向正交的第二水平方向上突出超过字线沟槽的内侧壁，使得焊盘间隔件与字线沟槽中的字线的一部分竖直地重叠。
-
公开(公告)号：CN112713147A
公开(公告)日：2021-04-27
申请号：CN202010672660.X
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。
-
Patent Agency Ranking
公开(公告)号：CN117998843A
公开(公告)日：2024-05-07
申请号：CN202311386644.4
申请日：2023-10-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。
-
公开(公告)号：CN117377322A
公开(公告)日：2024-01-09
申请号：CN202310290349.2
申请日：2023-03-23
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件。所述半导体存储器件包括：位线，在第一方向上延伸；第一字线和第二字线，在第二方向上延伸并且与所述位线交叉；有源图案，在所述第一字线和所述第二字线之间位于所述位线上，并且包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分；第一数据存储图案，位于所述第一字线与所述有源图案的所述第一竖直部分之间；第二数据存储图案，位于所述第二字线与所述有源图案的所述第二竖直部分之间；以及源极线，连接到所述有源图案，在所述第一方向上延伸，并且与所述第一字线和所述第二字线交叉。
-
公开(公告)号：CN112310080A
公开(公告)日：2021-02-02
申请号：CN202010434497.3
申请日：2020-05-21
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种制造半导体存储器件的方法包括：在衬底上形成在第一水平方向上延伸的位线结构以及覆盖每个位线结构的相反侧壁的绝缘间隔物结构；形成初始掩埋接触材料层和模制层以分别填充在一对绝缘间隔物结构之间的空间的下部和上部；将模制层和初始掩埋接触材料层图案化为在第一水平方向上彼此间隔开的模制图案和在第一水平方向上彼此间隔开的掩埋接触；在彼此分隔的模制图案之间以及在彼此分隔的掩埋接触之间形成绝缘围栏；去除模制图案以暴露掩埋接触；以及在暴露的掩埋接触上形成落着焊盘，每个落着焊盘连接到暴露的掩埋接触中的对应一个。
-
公开(公告)号：CN112117276B
公开(公告)日：2024-10-18
申请号：CN202010512067.9
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。
-
公开(公告)号：CN117062445A
公开(公告)日：2023-11-14
申请号：CN202310523975.1
申请日：2023-05-10
Applicant: 三星电子株式会社
Abstract: 提供一种半导体器件。该半导体器件包括：第一下导电线，在第一方向上延伸并设置在第一高度水平处；第一上导电线，在第一方向上延伸并与第一下导电线垂直地重叠，在高于第一高度水平的第二高度水平处；单晶半导体图案，在第三高度水平处设置在第一下导电线和第一上导电线之间；中间导电线，在与第一方向交叉的第二方向上延伸并在单晶半导体图案之间穿过，在第一高度水平和第二高度水平之间；以及数据存储层，包括在中间导电线和单晶半导体图案之间的部分。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.025 seconds)
