公开(公告)号：CN117995241A

公开(公告)日：2024-05-07

申请号：CN202311118278.4

申请日：2023-08-31

Applicant: 三星电子株式会社

Inventor： 李在弼 ,  朴哲权

IPC: G11C11/4097 ,  G11C7/06

Abstract: 提供存储器核心电路和存储器装置。所述存储器核心电路包括：存储器单元阵列，包括子单元阵列；以及核心控制电路，包括设置在每个子单元阵列下方的子外围电路。每个子外围电路包括感测放大器区域和其余电路区域，感测放大器区域包括多个位线感测放大器，其余电路区域包括其他电路。连接到第一类型位线的第一类型位线感测放大器设置在每个子外围电路的感测放大器区域中，并且第一类型位线设置在每个子外围电路的感测放大器区域上方。连接到第二类型位线的第二类型位线感测放大器设置在与子外围电路的第一子外围电路在列方向上邻近的邻近子外围电路的感测放大器区域中，并且第二类型位线设置在每个子外围电路的其余电路区域上方。

公开(公告)号：CN113314665A

公开(公告)日：2021-08-27

申请号：CN202110225664.8

申请日：2021-03-01

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  朴哲权 ,  金昭煐 ,  金恩娥 ,  金孝燮 ,  朴素贤 ,  韩成熙 ,  黄有商

IPC: H01L43/02 ,  H01L45/00 ,  H01L27/22 ,  H01L27/24

Abstract: 一种半导体存储器装置，包括：衬底中间隔开的第一杂质区和第二杂质区；器件隔离图案，其位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其位于位线接触件与存储节点接触件之间。器件隔离图案的侧壁的上部具有第一倾角，器件隔离图案的侧壁的下部具有与第一倾角不同的第二倾角。

公开(公告)号：CN120015079A

公开(公告)日：2025-05-16

申请号：CN202411565518.X

申请日：2024-11-05

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  朴哲权 ,  申东学

IPC: G11C11/34

Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括：第一芯片，其包括单元区域和剩余区域，单元区域包括多个存储器单元；以及第二芯片，其包括对应于单元区域的核心区域和对应于剩余区域的外围区域，第一芯片和第二芯片沿着竖直方向重叠。核心电路设置在第二芯片的核心区域中，并且外围电路设置在第二芯片的外围区域中。核心电路和外围电路被配置为控制多个存储器单元的操作，并且连接至第二芯片的外围电路的无源元件设置在第一芯片的剩余区域中。

公开(公告)号：CN115223920A

公开(公告)日：2022-10-21

申请号：CN202210410580.6

申请日：2022-04-19

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金台勋 ,  金圭镇 ,  朴哲权 ,  韩成熙 ,  黄有商

IPC: H01L21/74 ,  H01L27/108

Abstract: 一种集成电路装置包括具有有源区域的衬底和衬底中的字线沟槽。字线沟槽包括具有第一宽度的下部、以及在下部与衬底的表面之间延伸并且具有大于第一宽度的第二宽度的上部。提供了在字线沟槽的底部中延伸并且与字线沟槽的底部相邻的字线。提供了在字线与字线沟槽的下部的侧壁之间延伸的栅极绝缘层。电绝缘栅极封盖层设置在字线沟槽的上部中。提供了在栅极封盖层与字线沟槽的上部的侧壁之间延伸的绝缘衬层。栅极绝缘层在绝缘衬层与栅极封盖层的在字线沟槽的上部内延伸的部分之间延伸。

公开(公告)号：CN114639677A

公开(公告)日：2022-06-17

申请号：CN202111307203.1

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  朴哲权 ,  韩成熙

IPC: H01L27/108

Abstract: 一种半导体存储器装置，包括：衬底，其包括存储器单元区和围绕存储器单元区的伪单元区，存储器单元区包括多个存储器单元；存储器单元区中的多个有源区，多个有源区中的每一个在长轴方向上延伸，长轴方向是相对于第一水平方向和与第一水平方向正交的第二水平方向的对角线方向，多个有源区中的每一个在与长轴方向正交的短轴方向上具有第一宽度；以及伪单元区中的多个伪有源区，多个伪有源区中的每一个在长轴方向上延伸，多个伪有源区中的每一个在短轴方向上具有比第一宽度大的第二宽度。

公开(公告)号：CN118540941A

公开(公告)日：2024-08-23

申请号：CN202410184219.5

申请日：2024-02-19

Applicant: 三星电子株式会社

Inventor： 崔珉豪 ,  李基硕 ,  尹灿植 ,  朴哲权 ,  崔宰福

IPC: H10B12/00

Abstract: 一种半导体装置包括：衬底，其具有多个有源区并且限定多个第一栅极沟槽和多个第二栅极沟槽，多个第一栅极沟槽和多个第二栅极沟槽穿过多个有源区并且在第一水平方向上延伸；多个栅极结构，多个栅极结构包括在多个第一栅极沟槽内的多个第一栅极结构和在多个第二栅极沟槽内的多个第二栅极结构；位线结构，其穿过多个栅极结构，并且在与第一水平方向交叉的第二水平方向上延伸；以及接触插塞，其设置在位线结构的侧表面上。多个第一栅极结构的截面面积不同于多个第二栅极结构的截面面积。

公开(公告)号：CN117440685A

公开(公告)日：2024-01-23

申请号：CN202310890866.3

申请日：2023-07-19

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 本发明公开了一种集成电路半导体器件，该集成电路半导体器件包括：场绝缘层，掩埋在衬底内彼此分开设置的场沟槽中；由场绝缘层限定的有源区；以及有源鳍，设置在有源区上并且从场绝缘层的表面突出。场绝缘层包括第一子场绝缘层和第二子场绝缘层，并且第一子场绝缘层的表面设置在比第二子场绝缘层的表面的高度低的高度。

公开(公告)号：CN117222225A

公开(公告)日：2023-12-12

申请号：CN202310600011.2

申请日：2023-05-25

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  文平 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 一种集成电路(IC)器件包括：栅极沟槽，形成在衬底内部，栅极沟槽包括底部和侧壁部分；栅电极结构，与栅极沟槽的底部和侧壁部分间隔设置，栅电极结构包括栅电极和栅极封盖层，栅电极包括第一子栅电极和第二子栅电极，第一子栅电极形成在栅极沟槽的下部中，第二子栅电极形成在第一子栅电极上，栅极封盖层形成在第二子栅电极上；以及栅极绝缘层，形成在栅极沟槽和栅电极结构之间，栅极绝缘层包括基底绝缘层和增强绝缘层，基底绝缘层形成在栅极沟槽的底部和侧壁部分与栅电极结构之间，增强绝缘层形成在第二子栅电极的侧壁部分上。

公开(公告)号：CN114188324A

公开(公告)日：2022-03-15

申请号：CN202110658864.2

申请日：2021-06-15

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金根楠 ,  金万福 ,  金修廷 ,  朴哲权 ,  田昇培 ,  黄有商

IPC: H01L27/108

Abstract: 公开了半导体装置。所述半导体装置可以包括：有源图案；栅极结构，在有源图案的上部中；位线结构，在有源图案上；下间隔件结构，在位线结构的侧壁的下部上；以及上间隔件结构，在位线结构的侧壁的上部上。下间隔件结构包括顺序地堆叠的第一下间隔件和第二下间隔件，第一下间隔件接触位线结构的侧壁的下部且不包括氮，并且第二下间隔件包括与第一下间隔件不同的材料。上间隔件结构的接触位线结构的侧壁的上部的部分包括与第一下间隔件不同的材料。

公开(公告)号：CN113410225A

公开(公告)日：2021-09-17

申请号：CN202011481686.2

申请日：2020-12-15

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  朴素贤 ,  金大元 ,  金桐 ,  金恩娥 ,  朴哲权 ,  朴台镇 ,  李基硕 ,  韩成熙

IPC: H01L27/02 ,  H01L27/108 ,  H01L43/08 ,  H01L45/00

Abstract: 公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。