公开(公告)号：CN116249344A

公开(公告)日：2023-06-09

申请号：CN202210920829.8

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  高洁 ,  金俊秀 ,  尹炅炫 ,  车宜俊 ,  金熙中 ,  黄有商

IPC: H10B12/00

Abstract: 提供了一种半导体器件以及制造该半导体器件的方法。该半导体器件包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件隔离膜，在基板内部限定有源区并包括相对于硅氧化物具有蚀刻选择性的材料；在上半导体膜内部的第一栅极沟槽；第一栅电极，填充第一栅极沟槽的一部分；在元件隔离膜内部的第二栅极沟槽；以及第二栅电极，填充第二栅极沟槽的一部分，其中元件隔离膜的底侧在下半导体膜内部。

公开(公告)号：CN117440685A

公开(公告)日：2024-01-23

申请号：CN202310890866.3

申请日：2023-07-19

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 本发明公开了一种集成电路半导体器件，该集成电路半导体器件包括：场绝缘层，掩埋在衬底内彼此分开设置的场沟槽中；由场绝缘层限定的有源区；以及有源鳍，设置在有源区上并且从场绝缘层的表面突出。场绝缘层包括第一子场绝缘层和第二子场绝缘层，并且第一子场绝缘层的表面设置在比第二子场绝缘层的表面的高度低的高度。

公开(公告)号：CN117222225A

公开(公告)日：2023-12-12

申请号：CN202310600011.2

申请日：2023-05-25

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  文平 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 一种集成电路(IC)器件包括：栅极沟槽，形成在衬底内部，栅极沟槽包括底部和侧壁部分；栅电极结构，与栅极沟槽的底部和侧壁部分间隔设置，栅电极结构包括栅电极和栅极封盖层，栅电极包括第一子栅电极和第二子栅电极，第一子栅电极形成在栅极沟槽的下部中，第二子栅电极形成在第一子栅电极上，栅极封盖层形成在第二子栅电极上；以及栅极绝缘层，形成在栅极沟槽和栅电极结构之间，栅极绝缘层包括基底绝缘层和增强绝缘层，基底绝缘层形成在栅极沟槽的底部和侧壁部分与栅电极结构之间，增强绝缘层形成在第二子栅电极的侧壁部分上。