-
公开(公告)号：CN114078545A
公开(公告)日：2022-02-22
申请号：CN202110634867.2
申请日：2021-06-07
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 一种由非易失性存储系统检测存储单元块中的缺陷存储单元块的方法包括：在执行擦除操作之后，基于与读参考电压不同的截止单元检测电压，对目标存储单元块中包括的至少一些存储单元执行读操作，该读参考电压将没有写入数据的截止单元与写入有数据的接通单元区分开；基于执行读操作的结果，对存储单元中具有比截止单元检测电压高的阈值电压的硬截止单元的数量进行计数；以及基于所计数的硬截止单元的数量，识别目标存储单元块是否是缺陷存储单元块。
-
公开(公告)号：CN115954035A
公开(公告)日：2023-04-11
申请号：CN202210876134.4
申请日：2022-07-25
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 公开了非易失性存储器装置和存储装置。所述非易失性存储器装置包括存储器单元阵列、行解码器电路、页缓冲器电路和通过/失败检查电路，行解码器电路选择一条字线作为编程操作的目标，页缓冲器电路存储将在编程操作中被写入与被选择的字线连接的存储器单元中的数据，通过/失败检查电路确定编程操作的通过或失败。在编程操作中，通过/失败检查电路检测第一存储器单元的第一编程速度和第二存储器单元的第二编程速度，并且基于第一编程速度和第二编程速度确定编程失败。
-
-
公开(公告)号：CN111105838B
公开(公告)日：2024-08-27
申请号：CN201911028954.2
申请日：2019-10-28
Applicant: 三星电子株式会社
IPC: G11C29/50
Abstract: 一种非易失性存储器件，包括包含存储器单元的存储器单元阵列、行解码器、页缓冲电路和控制逻辑电路。行解码器通过字线连接到存储器单元，并且包括被配置为分别选择字线的开关。页缓冲电路通过位线连接到存储器单元阵列。控制逻辑电路被配置为当行解码器导通与字线中的特定字线对应的开关时执行操作功能。操作功能包括通过开关向特定字线提供充电电压，在将充电电压提供给特定字线之后停止提供充电电压，在停止提供充电电压后通过开关从特定字线泄漏固定电流，以及将关于从固定电流最初泄漏的时间到特定字线的电压变得低于参考电压的时间的时间信息输出到外部设备。
-
公开(公告)号：CN115731967A
公开(公告)日：2023-03-03
申请号：CN202211033169.8
申请日：2022-08-26
Applicant: 三星电子株式会社
Abstract: 提供了一种用于操作存储器设备的方法。该方法包括：使用第一线路将高电压信号提供给包括多个存储器单元的存储器单元阵列；使用第二线路将逻辑信号提供给存储器单元阵列；以及，使用布置在第一线路和第二线路之间的第三线路将屏蔽信号提供给存储器单元阵列。逻辑信号的最高电压电平低于高电压信号的最高电压电平，而且屏蔽信号在第一模式下包括负的第一电压电平，并且在第二模式下包括正的第二电压电平。
-
Patent Agency Ranking
公开(公告)号：CN101814319A
公开(公告)日：2010-08-25
申请号：CN201010109501.5
申请日：2010-02-03
Applicant: 三星电子株式会社
CPC classification number: G11C11/5642 , G11C16/26
Abstract: 一种非易失性存储设备，包括：单元阵列，含有被排列在字线和位线的交叉点上的存储单元；地址译码器，被配置为根据地址选择一个字线；写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及控制电路，被配置为控制地址译码器和写电路，以便在写操作期间顺序地执行多个条带编程(写)操作，其中，所述控制电路进一步被配置为在每个条带写操作期间选择下一个条带写操作的最优写条件。将多个可利用的写条件作为微调信息存储在多个寄存器中。所述控制电路选择存储有信息的所述寄存器，以便在最优写条件下进行编程。
-
公开(公告)号：CN1822227A
公开(公告)日：2006-08-23
申请号：CN200510131616.3
申请日：2005-12-15
Applicant: 三星电子株式会社
IPC: G11C16/02 , G11C16/06 , G11C11/34 , G11C7/00 , H01L27/115 , H01L21/8247
Abstract: 一种NOR闪存存储器器件包括适合于存储至少两个比特数据的存储器单元。通过生成检测最高有效比特(MSB)的值的、具有第一幅值的基准电流，以及生成检测最低有效比特(LSB)的值的、具有第二幅值的基准电流，在存储器单元上执行读操作。在读操作期间，通过把第一和第二基准电流与流过存储器单元的电流量进行比较，检测MSB和LSB的各自的值。根据基准电压生成器所生成的不同的基准电压确定第一和第二基准电流的各自的幅值。
-
-
公开(公告)号：CN116153374A
公开(公告)日：2023-05-23
申请号：CN202211384017.2
申请日：2022-11-07
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器设备，包括：一个或多个存储块，包括连接到多个字线的多个存储单元、以及多个存储单元串；页缓冲器单元；一个或多个通道单元，包括可以向多个字线供给操作电压的多个通道晶体管；一个或多个监视单元，包括连接到多个通道晶体管的一个或多个监视通道晶体管；电压生成器，其可以向要测量泄漏电流的第一通道晶体管、以及一个或多个监视通道晶体管供给激活电压；以及控制逻辑，其可以通过使用电压控制信号来控制电压生成器以生成激活电压，并且基于从一个或多个监视通道晶体管输出的监视电压来检测泄漏电流。
-
公开(公告)号：CN111105838A
公开(公告)日：2020-05-05
申请号：CN201911028954.2
申请日：2019-10-28
Applicant: 三星电子株式会社
IPC: G11C29/50
Abstract: 一种非易失性存储器件，包括包含存储器单元的存储器单元阵列、行解码器、页缓冲电路和控制逻辑电路。行解码器通过字线连接到存储器单元，并且包括被配置为分别选择字线的开关。页缓冲电路通过位线连接到存储器单元阵列。控制逻辑电路被配置为当行解码器导通与字线中的特定字线对应的开关时执行操作功能。操作功能包括通过开关向特定字线提供充电电压，在将充电电压提供给特定字线之后停止提供充电电压，在停止提供充电电压后通过开关从特定字线泄漏固定电流，以及将关于从固定电流最初泄漏的时间到特定字线的电压变得低于参考电压的时间的时间信息输出到外部设备。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.019 seconds)
