非易失性存储器和包括该非易失性存储器的存储装置

    公开(公告)号:CN116092561A

    公开(公告)日:2023-05-09

    申请号:CN202211073405.9

    申请日:2022-09-02

    Abstract: 提供了一种非易失性存储器和一种包括该非易失性存储器的存储装置。该非易失性存储器可以包括:第一存储器单元阵列,其包括连接到第一串选择线的第一选择晶体管;第二存储器单元阵列,其包括连接到通过第一切割线与第一串选择线间隔开的第二串选择线的第二选择晶体管;以及外围电路。外围电路可以将第一编程电压提供到第一选择晶体管,将与第一编程电压不同的第二编程电压提供到第二选择晶体管,响应于第一编程电压用第一阈值电压对第一选择晶体管进行编程,并且响应于第二编程电压用具有大于第一阈值电压的电平的电平的第二阈值电压对第二选择晶体管进行编程。

    用于检测故障单元的存储器装置及其操作方法

    公开(公告)号:CN116110482A

    公开(公告)日:2023-05-12

    申请号:CN202211405909.6

    申请日:2022-11-10

    Abstract: 一种用于将存储器单元编程为多个编程状态的存储器装置的操作方法包括:向选择的存储器单元提供一系列编程脉冲;执行验证多个编程状态中的目标编程状态的第一验证操作;当第一验证操作通过时,执行检测选择的存储器单元中的故障单元的第二验证操作,以确定这些存储器单元是否已经被过编程。当检测到的故障单元的数量大于或等于参考值时,可终止针对该位置的编程操作,并且可将数据写入到另一位置。

    非易失性存储器设备和存储设备
    4.
    发明公开

    公开(公告)号:CN114255815A

    公开(公告)日:2022-03-29

    申请号:CN202111011803.3

    申请日:2021-08-31

    Abstract: 公开了一种非易失性存储器设备和存储设备。该非易失性存储器设备包括:存储器单元阵列,包括单元串;行解码器,通过接地选择线与单元串中的每个单元串的接地选择晶体管连接,通过字线与单元串中的每个单元串的存储器单元连接,并通过串选择线与单元串中的每个单元串的串选择晶体管连接;以及页面缓冲器,通过位线与单元串连接。在检查操作的第一时段中,页面缓冲器向位线施加第一偏置电压,并且行解码器向接地选择线施加关断电压,向串选择线施加导通电压,并且向字线施加第一检查电压。在检查操作的第二时段中,页面缓冲器感测位线的电压的第一改变。

    非易失性存储器件及其编程方法和包括其的存储器系统

    公开(公告)号:CN103050149B

    公开(公告)日:2018-09-25

    申请号:CN201210389080.5

    申请日:2012-10-15

    Abstract: 公开了一种编程方法和非易失性存储器件。所述方法包括:接收要被编程在存储器单元中的编程数据;读取存储器单元以便判断擦除状态和至少一个编程状态;执行状态读取操作,其中,所述至少一个编程状态被使用多个状态读取电压读取;和,根据状态读取操作的结果,使用具有不同电平的多个验证电压把编程数据编程在存储器单元中。还公开了使用多个验证电压的方法,基于在编程之后可能影响阈值电压偏移或者代表存储器单元的数据的其他特性的因素来选择所述验证电压。

    存储装置和对存储装置进行编程的方法

    公开(公告)号:CN115954036A

    公开(公告)日:2023-04-11

    申请号:CN202211017452.1

    申请日:2022-08-23

    Abstract: 提供了一种存储装置以及对存储装置进行编程的方法。所述方法可以包括:将编程循环应用到所述存储装置的多个存储单元以将所述多个存储单元的阈值电压调整到期望的目标状态,每个所述编程循环包括编程阶段和验证阶段;对第一页面的存储单元进行编程;存储完成将所述第一页面的存储单元编程为第一目标状态所使用的第一编程循环的数目;将第二页面的存储单元编程为所述第一目标状态,所述第二页面与所述第一页面相邻;以及对所述第二页面执行验证操作。

    非易失性存储器设备及对其编程的方法

    公开(公告)号:CN114582410A

    公开(公告)日:2022-06-03

    申请号:CN202111304972.6

    申请日:2021-11-05

    Abstract: 一种操作执行多个存储器单元的多个编程循环的存储器设备的方法包括施加多个编程循环之中的第一编程循环的第一编程脉冲和第一验证脉冲,通过使用基于第一验证脉冲的输出对第一关闭单元计数进行计数,使用第一关闭单元计数确定第一验证跳过时段,响应于第一验证跳过时段的结束施加第N编程脉冲和多个验证脉冲,通过使用基于多个验证脉冲的输出对第二关闭单元计数进行计数,以及使用第二关闭单元计数确定第二验证跳过时段。

    存储器件、存储器控制器及包括其的存储系统

    公开(公告)号:CN114078531A

    公开(公告)日:2022-02-22

    申请号:CN202110898235.7

    申请日:2021-08-05

    Abstract: 提供了存储器件、存储器控制器及包括其的存储器系统。所述存储系统包括:第一存储器件,所述第一存储器件包括多个第一存储块,每个所述第一存储块包括在垂直于衬底的方向上堆叠的多个第一存储单元;以及存储器控制器,所述存储器控制器被配置为控制所述第一存储器件的存储操作。所述存储器控制器被配置为基于每个所述第一存储块中包括的第一未打开的(N/O)串的数目,为每个所述第一存储块选择和运行不同的控制方案中的相应控制方案。

    存储器设备及其操作方法
    9.
    发明公开

    公开(公告)号:CN113921064A

    公开(公告)日:2022-01-11

    申请号:CN202110742334.6

    申请日:2021-07-01

    Abstract: 一种存储器设备,包括:存储器单元阵列,其包括多个存储器单元;电压生成器,被配置为生成用于存储器单元的编程操作和验证操作的电压;以及控制逻辑,被配置为在向存储器单元阵列写入数据的同时执行多个编程循环,使得执行包括编程操作和验证操作的第一至第N(例如,N≥1)编程循环,并且当第N编程循环中的编程操作的通过/失败确定指示通过时,执行其中跳过验证操作的至少两个编程循环。

Patent Agency Ranking