-
公开(公告)号：CN114078531A
公开(公告)日：2022-02-22
申请号：CN202110898235.7
申请日：2021-08-05
Applicant: 三星电子株式会社
Abstract: 提供了存储器件、存储器控制器及包括其的存储器系统。所述存储系统包括：第一存储器件，所述第一存储器件包括多个第一存储块，每个所述第一存储块包括在垂直于衬底的方向上堆叠的多个第一存储单元；以及存储器控制器，所述存储器控制器被配置为控制所述第一存储器件的存储操作。所述存储器控制器被配置为基于每个所述第一存储块中包括的第一未打开的(N/O)串的数目，为每个所述第一存储块选择和运行不同的控制方案中的相应控制方案。
-
公开(公告)号：CN110349962A
公开(公告)日：2019-10-18
申请号：CN201910256626.1
申请日：2019-04-01
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/538
Abstract: 本发明公开一种半导体器件，该半导体器件包括在衬底上的在基本上垂直于衬底的顶表面的第一方向上的下栅电极、在第一方向上在下栅电极上的上栅电极、以及在第一方向上延伸通过下栅电极和上栅电极的沟道结构。每个沟道结构包括下沟道结构、上沟道结构以及互连下沟道结构和上沟道结构的落着焊盘。第一沟道结构包括第一落着焊盘，第一落着焊盘在第一垂直高度处具有比第一沟道结构的下沟道结构的水平宽度充分地大的水平宽度。最靠近第一沟道结构的第二沟道结构包括第二落着焊盘，该第二落着焊盘在低于第一垂直高度的第二垂直高度处具有比第二沟道结构的下沟道结构的水平宽度充分地大的水平宽度。
-
公开(公告)号：CN110349962B
公开(公告)日：2023-09-05
申请号：CN201910256626.1
申请日：2019-04-01
Applicant: 三星电子株式会社
Abstract: 本发明公开一种半导体器件，该半导体器件包括在衬底上的在基本上垂直于衬底的顶表面的第一方向上的下栅电极、在第一方向上在下栅电极上的上栅电极、以及在第一方向上延伸通过下栅电极和上栅电极的沟道结构。每个沟道结构包括下沟道结构、上沟道结构以及互连下沟道结构和上沟道结构的落着焊盘。第一沟道结构包括第一落着焊盘，第一落着焊盘在第一垂直高度处具有比第一沟道结构的下沟道结构的水平宽度充分地大的水平宽度。最靠近第一沟道结构的第二沟道结构包括第二落着焊盘，该第二落着焊盘在低于第一垂直高度的第二垂直高度处具有比第二沟道结构的下沟道结构的水平宽度充分地大的水平宽度。
-
Patent Agency Ranking
公开(公告)号：CN111199766A
公开(公告)日：2020-05-26
申请号：CN201911069558.4
申请日：2019-11-05
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器设备，包括存储器单元阵列和存储器控制器，所述存储器单元阵列包括多个存储器单元，并且所述存储器控制器用于控制所述多个存储器单元。存储器单元阵列具有第一熔丝区域和第二熔丝区域，第一熔丝区域包括具有与所述多个存储器单元的结构相同的结构的多个第一熔丝单元，第二熔丝区域包括具有与所述多个存储器单元的结构不同的结构的多个第二熔丝单元。存储器控制器具有选择第一熔丝区域和第二熔丝区域之一的熔丝选择电路。
-
公开(公告)号：CN110323226B
公开(公告)日：2023-09-01
申请号：CN201910196960.2
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/27 , H01L21/768 , H01L23/538
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。
-
公开(公告)号：CN110323226A
公开(公告)日：2019-10-11
申请号：CN201910196960.2
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L21/768 , H01L23/538
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。
-
-
公开(公告)号：CN113971980A
公开(公告)日：2022-01-25
申请号：CN202110838953.5
申请日：2021-07-23
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括存储单元阵列以及控制逻辑，所述存储单元阵列包括多个存储单元，所述多个存储单元在相对于衬底的垂直方向上形成多个串，所述控制逻辑被配置为：响应于写入命令从多个串检测未打开的串(N/O串)，以及对要被编程在所述N/O串中的多个目标存储单元上的多条目标数据进行转换，使得所述多条目标数据具有限制向所述多个目标存储单元施加编程电压的次数的值。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.015 seconds)
