-
公开(公告)号：CN110265079B
公开(公告)日：2024-10-01
申请号：CN201910132706.6
申请日：2019-02-22
申请人： 三星电子株式会社
摘要： 提供了擦除非易失性存储器件中的数据的方法。操作非易失性存储器件的方法包括通过将非零擦除电压施加到NAND串的第一端处的源极/漏极端子来擦除存储器件内的存储单元的NAND串内的数据。与在NAND串内的一对选择晶体管中建立栅极感应漏极泄漏(GIDL)的同时施加该擦除电压。该GIDL可以通过向这对选择晶体管的相应的第一栅极端子和第二栅极端子施加不等的且非零的第一电压和第二电压而发生。该选择晶体管可以是串选择晶体管或接地选择晶体管。
-
公开(公告)号：CN110021329B
公开(公告)日：2024-07-02
申请号：CN201811423583.3
申请日：2018-11-27
申请人： 三星电子株式会社
摘要： 本发明公开了存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括多条字线、在所述多条字线上方的第一串选择线，以及在所述第一串选择线与所述多条字线之间的第二串选择线；以及控制器。在读取连接到所述多条字线中的第一字线的第一存储单元的数据的操作期间，所述控制器向所述第一串选择线供应第一电压并向所述第二串选择线供应第二电压，其中所述第二电压大于所述第一电压。
-
公开(公告)号：CN109410999B
公开(公告)日：2023-12-01
申请号：CN201810325034.6
申请日：2018-04-12
申请人： 三星电子株式会社
摘要： 提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。
-
公开(公告)号：CN111667860A
公开(公告)日：2020-09-15
申请号：CN202010484342.0
申请日：2017-07-28
申请人： 三星电子株式会社
摘要： 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列，并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量，选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。
-
公开(公告)号：CN103578554B
公开(公告)日：2020-07-03
申请号：CN201310344095.4
申请日：2013-08-08
申请人： 三星电子株式会社
发明人： 郭东勋
摘要： 本发明提供了非易失性存储器装置及控制挂起其命令执行的方法。非易失性存储器装置包括存储器单元阵列、行解码器、页面缓冲器和控制逻辑。存储器单元阵列包括与位线和字线连接的存储器单元，存储器单元阵列被构造为存储数据。行解码器被构造为选择性地激活存储器单元阵列的串选择线、接地选择线和字线。页面缓冲器被构造为暂时地存储外部数据并且在编程操作期间根据存储的数据将预定的电压施加到位线上，并且被构造为在读取操作或验证操作期间使用位线来感测出存储在所选存储器单元中的数据。控制逻辑被构造为控制行解码器和页面缓冲器。在执行命令期间，当接收到对各命令的执行的挂起请求时，芯片信息被备份到与控制逻辑分离的存储空间。
-
公开(公告)号：CN111243643A
公开(公告)日：2020-06-05
申请号：CN202010095151.5
申请日：2013-08-08
申请人： 三星电子株式会社
发明人： 郭东勋
摘要： 本发明提供了非易失性存储器装置及控制挂起其命令执行的方法。非易失性存储器装置包括存储器单元阵列、行解码器、页面缓冲器和控制逻辑。存储器单元阵列包括与位线和字线连接的存储器单元，存储器单元阵列被构造为存储数据。行解码器被构造为选择性地激活存储器单元阵列的串选择线、接地选择线和字线。页面缓冲器被构造为暂时地存储外部数据并且在编程操作期间根据存储的数据将预定的电压施加到位线上，并且被构造为在读取操作或验证操作期间使用位线来感测出存储在所选存储器单元中的数据。控制逻辑被构造为控制行解码器和页面缓冲器。在执行命令期间，当接收到对各命令的执行的挂起请求时，芯片信息被备份到与控制逻辑分离的存储空间。
-
公开(公告)号：CN109872761A
公开(公告)日：2019-06-11
申请号：CN201811180742.1
申请日：2018-10-09
申请人： 三星电子株式会社
摘要： 非易失性存储器件包括多个字线和电压发生器。一些字线对应于劣化区域。电压发生器被配置为产生通过字线提供给多个存储单元的编程电压。由非易失性存储器件实现的控制逻辑被配置为控制字线上的编程操作和擦除操作。劣化区域包括第一组字线和第二组字线。控制逻辑被配置为控制编程序列，使得在编程相邻的第一组字线之后编程第二组字线的每个，并控制分布使得对应于第一组字线的每个的擦除状态的阈值电压电平高于对应于第二组字线的每个的擦除状态的阈值电压电平。
-
公开(公告)号：CN103680637B
公开(公告)日：2019-05-28
申请号：CN201310397588.4
申请日：2013-09-04
申请人： 三星电子株式会社
IPC分类号： G11C29/04
CPC分类号： G06F11/1068
摘要： 提供一种具有异常字线检测器的闪存系统及其异常字线检测方法。用于闪存系统的闪存控制器包括：ECC电路，接收从闪存读取的第一页数据和第二页数据，并分别对第一页数据中的失败位的第一数量以及第二页数据中的失败位的第二数量进行计数；异常字线检测器，被构造为将失败位的第一数量与失败位的第二数量进行比较以推导第一页数据与第二页数据之间的失败位改变率，并响应于失败位改变率来产生异常字线检测信号；控制单元，响应于异常字线检测信号来控制闪存的操作。
-
公开(公告)号：CN109658967A
公开(公告)日：2019-04-19
申请号：CN201811189134.7
申请日：2018-10-12
申请人： 三星电子株式会社
IPC分类号： G11C16/30
CPC分类号： G06F3/0625 , G06F3/0653 , G06F3/0688 , G11C16/30 , G11C16/32
摘要： 提供了一种具有存储器芯片的非易失性存储器设备。所述存储器芯片具有包括共享焊盘的多个存储器平面的存储器单元阵列，所述焊盘被配置为传送输入和输出信号。所述存储器芯片还具有控制电路，其被配置为：监视所述多个存储器平面的操作，以及基于监视的结果控制所述多个存储器平面中的至少一个的操作，使得所述多个存储器平面的峰值功率间隔是至少部分地分散的。
-
公开(公告)号：CN109410999A
公开(公告)日：2019-03-01
申请号：CN201810325034.6
申请日：2018-04-12
申请人： 三星电子株式会社
CPC分类号： G11C16/10 , G06F13/00 , G06F13/1642 , G11C5/148 , G11C7/1045 , G11C11/5671 , G11C16/0466 , G11C16/0483 , G11C16/26 , G11C16/30 , G11C16/32 , G11C16/3459 , H01L27/11582 , G11C16/08
摘要： 提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。
-
-
-
-
-
-
-
-
-
搜索结果
61 条记录 (耗时 0.039 秒)
