公开(公告)号：CN109410999A

公开(公告)日：2019-03-01

申请号：CN201810325034.6

申请日：2018-04-12

申请人： 三星电子株式会社

发明人： 全秀昶 ,  高贵汉 ,  郭东勋 ,  金真怜

IPC分类号： G11C16/10 ,  G11C16/30 ,  G11C16/08

CPC分类号： G11C16/10 ,  G06F13/00 ,  G06F13/1642 ,  G11C5/148 ,  G11C7/1045 ,  G11C11/5671 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/30 ,  G11C16/32 ,  G11C16/3459 ,  H01L27/11582 ,  G11C16/08

摘要： 提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。

公开(公告)号：CN109119115A

公开(公告)日：2019-01-01

申请号：CN201810461051.2

申请日：2018-05-15

申请人： 三星电子株式会社

发明人： 黄善劲 ,  金柄宅 ,  金容锡 ,  李柱硕

IPC分类号： G11C16/08 ,  G11C16/12 ,  G11C16/30

CPC分类号： G11C16/12 ,  G11C11/5671 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C2211/562 ,  G11C2211/5621 ,  G11C16/30

摘要： 一种存储器件，包括：存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作。其中所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压。

公开(公告)号：CN103544993B

公开(公告)日：2018-06-19

申请号：CN201310291074.0

申请日：2013-07-11

申请人： 三星电子株式会社

发明人： 吴银珠 ,  金钟河 ,  孔骏镇

IPC分类号： G11C16/10 ,  G11C16/14

CPC分类号： G11C16/16 ,  G06F12/0246 ,  G06F12/0253 ,  G06F2212/7205 ,  G11C11/5671 ,  G11C16/0416 ,  G11C16/0466 ,  G11C16/3445

摘要： 一种非易失性存储器件的擦除方法包括设置擦除模式，以及根据设置的擦除模式执行正常擦除操作和快速擦除操作之一。正常擦除操作被执行以便将存储单元的阈值电压设置为低于第一擦除验证电平的擦除状态。快速擦除操作被执行以便将存储单元的阈值电压设置为低于第二擦除验证电平的伪擦除状态。第二擦除验证电平高于第一擦除验证电平。

公开(公告)号：CN107017028A

公开(公告)日：2017-08-04

申请号：CN201611168375.4

申请日：2016-12-16

申请人： 三星电子株式会社

发明人： 金荣民 ,  朴一汉 ,  尹盛远 ,  林惠镇

IPC分类号： G11C16/34

CPC分类号： G11C16/3459 ,  G11C11/5671 ,  G11C16/08 ,  G11C16/10 ,  G11C16/3481 ,  G11C2211/562 ,  G11C2211/5621 ,  G11C2211/5644 ,  G11C16/3454

摘要： 提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。地址译码器在第一编程循环中将第一验证电压提供至多个存储单元当中的所选择的存储单元，并且在第二编程循环中将第二验证电压提供至所选择的存储单元。控制逻辑基于第一编程循环的验证操作的结果，将第二编程循环确定为验证电压偏移点，在验证电压偏移点中将第一验证电压改变为第二验证电压。

公开(公告)号：CN106683702A

公开(公告)日：2017-05-17

申请号：CN201610984661.1

申请日：2016-11-09

申请人： 三星电子株式会社

发明人： 朴商秀 ,  朴俊泓 ,  沈烔教

IPC分类号： G11C16/26 ,  G11C16/08 ,  G11C16/24

CPC分类号： G11C11/5671 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/10 ,  G11C16/28 ,  G11C29/021 ,  G11C29/028 ,  G11C29/52 ,  G11C16/26 ,  G11C16/24

摘要： 本发明公开了一种非易失性存储器装置。该非易失性存储器装置包括：包括多个存储器单元的单元阵列、包括多个锁存集的页缓冲器和控制逻辑。页缓冲器通过位线连接至单元阵列。锁存集分别被构造为通过位线从存储器单元中的所选择的存储器单元中感测数据。锁存集分别被构造为执行多次读操作，以确定一个数据状态。锁存集分别被构造为存储读操作的结果。控制逻辑被构造为控制页缓冲器，以使得锁存集按次序分别存储读操作的结果，以将存储在锁存集中的数据彼此比较，以及基于比较结果选择锁存集中的一个锁存集。

公开(公告)号：CN103632722B

公开(公告)日：2017-01-11

申请号：CN201310542391.5

申请日：2008-04-29

申请人： 三星电子株式会社

发明人： 张俊镐 ,  崔仁奂 ,  郑云在 ,  尹松虎 ,  芮敬旭

IPC分类号： G11C16/10 ,  G11C11/56 ,  G11C16/08

CPC分类号： G11C16/10 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/7208 ,  G11C11/5628 ,  G11C11/5671 ,  G11C16/26 ,  G11C29/52

摘要： 公开了一种对多比特闪速存储器件编程的存储系统和方法，所述多比特闪速存储器件包括存储单元，每一个存储单元均配置成存储多比特数据，所述方法包括并且所述存储系统配置成：确定待存储到选定存储单元中的数据是否是LSB数据；以及如果待存储到选定存储单元中的数据不是LSB数据，将所述选定存储单元中存储的低位数据备份到所述多比特闪速存储器件的备份存储块中。

公开(公告)号：CN102157204B

公开(公告)日：2016-05-11

申请号：CN201010622089.7

申请日：2010-12-30

申请人： 三星电子株式会社

发明人： 尹翔镛 ,  尹铉竣 ,  金甫根 ,  朴起台 ,  金武星

IPC分类号： G11C16/34

CPC分类号： G11C16/3459 ,  G11C11/56 ,  G11C11/5671 ,  G11C16/10 ,  G11C16/3454

摘要： 一种对闪速存储器件进行编程的方法，包括：对选定的存储单元编程；执行验证操作，以确定选定的存储单元是否达到了目标编程状态；以及基于与检测初始编程状态的编程期间的合格比特相关联的编程特性，来确定验证操作的起始点。

公开(公告)号：CN104272392A

公开(公告)日：2015-01-07

申请号：CN201380023364.5

申请日：2013-04-30

申请人： 桑迪士克科技股份有限公司

发明人： E.沙伦 ,  I.阿尔罗德

IPC分类号： G11C11/56 ,  G06F11/10

CPC分类号： G06F11/1072 ,  G11C11/5642 ,  G11C11/5671

摘要： 一种在具有多级单元(MLC)存储器(104)的数据存储器件(102)中的方法，包括确定第一逻辑页的第一硬比特(122)，第一硬比特对应于MLC存储器的具体单元(142)。感测(604)第二逻辑页(154)的第二硬比特。第二硬比特对应于所述具体单元(142)。所述第一硬比特被用作(606)第二逻辑页的软比特，以在第二逻辑页(154)的解码操作期间提供可靠性信息(120)。

公开(公告)号：CN103210376A

公开(公告)日：2013-07-17

申请号：CN201180053846.6

申请日：2011-09-08

申请人： 美光科技公司

发明人： 布鲁斯·A·利卡宁 ,  杰拉尔德·L·卡德洛尼 ,  拉里·J·考德莱 ,  约翰·L·西伯里 ,  斯蒂芬·P·范阿肯 ,  盖伊·R·瓦格纳

IPC分类号： G06F12/00 ,  G06F11/30 ,  G11C16/06

CPC分类号： G06F11/1076 ,  G06F11/08 ,  G06F11/1048 ,  G11C7/1006 ,  G11C11/5621 ,  G11C11/5642 ,  G11C11/5671 ,  G11C13/0033 ,  G11C13/0035 ,  G11C16/3431 ,  G11C16/349 ,  H03M13/1111 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/3738 ,  H03M13/41 ,  H03M13/4138

摘要： 在一个实施例中，编码器从存储器单元读取数据集合以获得由于已被存储而受一个或一个以上失真机制影响的所检索数据。响应于所述所检索数据而产生质量度量，所述质量度量响应于用户数据与相关联的所检索数据之间的差而在值上改变。质量监视器确立所述质量度量的当前值与阈值之间的关系且将所述关系监视为指示所述所检索数据的质量的降级，且选择性地起始误差响应。在另一实施例中，在监视质量度量时使校正值迭代通过值集合，以使得可选择所述质量度量的最紧密接近所述质量度量的紧跟在所述数据的初始写入之后的值的值。

公开(公告)号：CN101640073B

公开(公告)日：2012-09-05

申请号：CN200910009693.X

申请日：2009-02-04

申请人： 旺宏电子股份有限公司

发明人： 洪俊雄 ,  何信义

IPC分类号： G11C16/26 ,  G11C16/30

CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/26 ,  G11C2211/5612

摘要： 本发明公开了一种存储器读取方法及存储器，存储器包括一存储单元，此存储单元包括一第一半单元及一第二半单元。存储器读取方法包括下列步骤。施加一第一电压于存储单元以判断第一半单元的阈值电压是否高于一特定值。若第一半单元的阈值电压高于特定值，施加一第二电压于存储单元以读取第二半单元所储存的数据，第二电压高于第一电压特定值，否则施加一第三电压于存储单元以读取第二半单元所储存的数据，第三电压低于第一电压。