-
-
公开(公告)号：CN118398053A
公开(公告)日：2024-07-26
申请号：CN202410099956.5
申请日：2024-01-24
Applicant: 三星电子株式会社
Abstract: 提供了页缓冲器块和包括该页缓冲器块的存储器件。所述存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元；控制逻辑，所述控制逻辑被配置为控制针对所述多个存储单元的验证操作；以及页缓冲器块，所述页缓冲器块包括多个页缓冲器、页缓冲器译码器和验证错误去除电路，所述多个页缓冲器通过位线连接到所述存储单元阵列，所述页缓冲器译码器经由输出线输出从所述多个页缓冲器的至少一个输出通过验证操作而生成的验证信号，所述验证错误去除电路连接到所述输出线并且被配置为控制所述验证信号到所述控制逻辑的输出路径。
-
公开(公告)号：CN118335155A
公开(公告)日：2024-07-12
申请号：CN202311223995.3
申请日：2023-09-21
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：存储单元阵列，包括耦接到字线的存储单元；升压电路，接收外部电源电压，并基于外部电源电压生成升压电压；调节器，基于外部电源电压生成调节电压；以及控制逻辑，控制提供给字线的字线电压。控制逻辑在针对存储单元阵列的编程操作中执行多个编程循环。控制逻辑向与所选择的字线相邻的相邻字线提供相邻字线电压。在编程循环的第一部分中，控制逻辑提供调节电压作为相邻字线电压，并且在编程循环的第二部分中，控制逻辑提供升压电压作为相邻字线电压。
-
公开(公告)号：CN118173148A
公开(公告)日：2024-06-11
申请号：CN202311679764.3
申请日：2023-12-07
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置和存储器装置的擦除方法。所述存储器装置包括：存储器单元阵列，存储器单元阵列中具有包括目标存储器块的多个存储器块。提供了电压生成器，电压生成器被配置为生成擦除电压和行线电压，擦除电压和行线电压被提供给将被执行擦除操作的目标存储器块。提供了控制逻辑，控制逻辑被配置为控制存储器单元阵列和电压生成器。此外，在操作期间，擦除电压被提供给与目标存储器块相关联的位线和共源极线中的至少一条，并且在擦除电压被提供给目标存储器块的位线和共源极线中的所述至少一条之前，被提供擦除电压的晶体管的栅极线被预充电。
-
公开(公告)号：CN109785892B
公开(公告)日：2024-06-04
申请号：CN201811309881.X
申请日：2018-11-05
Applicant: 三星电子株式会社
Abstract: 一种存储器器件，可以包括：存储器单元阵列，包括存储器单元和连接到存储器单元的字线；时钟产生器，被配置为根据系统时钟信号来产生第一泵浦时钟信号；电荷泵，被配置为使用电源电压和第一泵浦时钟信号来提供泵浦电压信号；补偿电路，被配置为根据电源电压的变化补偿第一参考时钟信号的变化，并且提供补偿后的第一参考时钟信号；以及合格/失败(P/F)确定电路，被配置为通过在所述泵浦电压信号被提供给字线的同时，比较所述第一泵浦时钟信号与所述补偿后的第一参考时钟信号，来确定所述字线是否有缺陷。
-
Patent Agency Ranking
公开(公告)号：CN107025926B
公开(公告)日：2021-05-04
申请号：CN201610974364.9
申请日：2016-11-04
Applicant: 三星电子株式会社
Abstract: 本申请提供了存储装置和操作存储装置的方法。存储装置包括存储单元阵列和页缓冲器电路。存储单元阵列包括多个存储单元，而且所述多个存储单元被划分为第一存储器组和第二存储器组。第一页缓冲器组耦合至第一存储器组并且包括多个第一页缓冲器。第二页缓冲器组耦合至第二存储器组并且包括多个第二页缓冲器。第一页缓冲器组针对储存在第一页缓冲器组中的数据执行第一数据处理操作，并储存第一数据处理操作的结果。第二页缓冲器组针对储存在第二页缓冲器组中的数据执行第二数据处理操作，并储存第二数据处理操作的结果。第一数据处理操作和第二数据处理操作基本上同时执行。
-
公开(公告)号：CN106683702B
公开(公告)日：2021-04-23
申请号：CN201610984661.1
申请日：2016-11-09
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种非易失性存储器装置。该非易失性存储器装置包括：包括多个存储器单元的单元阵列、包括多个锁存集的页缓冲器和控制逻辑。页缓冲器通过位线连接至单元阵列。锁存集分别被构造为通过位线从存储器单元中的所选择的存储器单元中感测数据。锁存集分别被构造为执行多次读操作，以确定一个数据状态。锁存集分别被构造为存储读操作的结果。控制逻辑被构造为控制页缓冲器，以使得锁存集按次序分别存储读操作的结果，以将存储在锁存集中的数据彼此比较，以及基于比较结果选择锁存集中的一个锁存集。
-
公开(公告)号：CN106504791B
公开(公告)日：2020-12-22
申请号：CN201610791554.7
申请日：2016-08-31
Applicant: 三星电子株式会社
Abstract: 如下提供擦除包括多个NAND串的非易失性存储装置的方法。施加第一电压到每个字线达相应的有效擦除运行时间。对连接到字线中的每一个的存储单元执行擦除操作达相应的有效擦除运行时间。在相应的擦除禁止时间逝去后，施加第二电压到字线中的至少一些字线中的每一个达相应的有效擦除运行时间。所述至少一些字线中的每一个的相应的有效擦除运行时间和相应的擦除禁止时间之和基本上等于在其期间使用第一电压和比第一电压高的第二电压执行擦除操作的擦除间隔。字线堆叠在衬底上。
-
公开(公告)号：CN109786410A
公开(公告)日：2019-05-21
申请号：CN201811299648.8
申请日：2018-11-02
Applicant: 三星电子株式会社
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/14603 , H01L27/1462 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14643 , H01L27/14665 , H01L27/307
Abstract: 提供了一种图像感测装置。所述图像感测装置包括：光电器件，设置在半导体基底内；以及分离结构和电极结构，设置在半导体基底内，并围绕光电器件。分离结构包括第一导电图案和位于第一导电图案与半导体基底之间的第一绝缘分隔件。电极结构中的相应的一个包括第二导电图案和位于第二导电图案与半导体基底之间的第二绝缘分隔件。第一导电图案和第二导电图案由相同的导电材料形成。
-
公开(公告)号：CN103219040B
公开(公告)日：2018-09-25
申请号：CN201310021664.1
申请日：2013-01-21
Applicant: 三星电子株式会社
Abstract: 根据示范性实施例，一种非易失性存储器件：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被使用编程电压编程；和，耦合编程控制单元。耦合编程控制单元可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.041 seconds)
