公开(公告)号：CN109671462A

公开(公告)日：2019-04-23

申请号：CN201810863665.3

申请日：2018-08-01

Applicant: 三星电子株式会社

Inventor： 金灿河 ,  康淑恩 ,  金志秀 ,  卢承京 ,  李东起 ,  李允宑 ,  李镇旭 ,  李熙元 ,  张俊锡 ,  崔永夏

IPC: G11C16/26

CPC classification number: G11C16/10 ,  G06K9/6223 ,  G06K9/6226 ,  G11C5/063 ,  G11C8/12 ,  G11C16/08 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/021 ,  G11C29/028 ,  G11C29/50004 ,  G11C16/26

Abstract: 一种包括控制器的存储设备的操作方法：从非易失性存储器接收读取数据；基于接收到的读取数据测量分别对应于非易失性存储器的多个存储单元块的多个阈值电压分布；基于所测量的多个阈值电压分布来测量多个存储单元块之间的分布变化；基于所测量的分布变化来动态地确定用于非易失性存储器的操作参数；以及向非易失性存储器发送操作命令、地址和与该地址相对应的至少一个操作参数。

公开(公告)号：CN106997778A

公开(公告)日：2017-08-01

申请号：CN201610998616.1

申请日：2016-11-11

Applicant: 三星电子株式会社

Inventor： 郑基镐 ,  朱相炫

IPC: G11C16/14 ,  G11C16/34 ,  G11C29/44

CPC classification number: G11C16/16 ,  G11C16/08 ,  G11C16/24 ,  G11C16/26 ,  G11C16/3445 ,  G11C29/025 ,  G11C29/028 ,  G11C29/50 ,  G11C29/50004 ,  G11C2029/0409 ,  G11C2029/5004 ,  G11C16/14 ,  G11C29/44

Abstract: 一种非易失性存储器设备包括每个均包括在基板上垂直地形成的单元串的存储块。单元串耦合到多个位线。单元串每个均包括连接到串选择晶体管的存储单元。一种操作非易失性存储器设备的方法包括：响应于擦除命令来对存储块中的第一存储块执行擦除操作，对第一存储块的存储单元执行擦除验证操作，对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作，以及至少基于第一读出操作的结果来确定第一存储块是否是故障块。第一读出操作基于从多个读出方案当中选择的第一读出方案。

公开(公告)号：CN104051023B

公开(公告)日：2017-06-16

申请号：CN201310556216.1

申请日：2013-11-11

Applicant: 旺宏电子股份有限公司

Inventor： 杨宜山 ,  洪硕男 ,  洪俊雄

IPC: G11C29/12

CPC classification number: G06F11/076 ,  G06F3/0619 ,  G06F3/0656 ,  G06F3/0679 ,  G06F11/0727 ,  G06F11/0787 ,  G06F11/08 ,  G11C16/08 ,  G11C16/26 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/00 ,  G11C29/022 ,  G11C29/42 ,  G11C29/44 ,  G11C2216/14

Abstract: 本发明公开了一种针对页缓冲器输出端中的错误计数问题的侦测电路及侦测方法，计数状态电路在电性上会耦接至对应的位状态存储器元件上，位状态存储器元件会选择性的储存耦接至一存储器阵列的一位线上的位状态。位错误状态是指至少为通过(PASS)以及错误(FAIL)状态之一。计数状态电路依照顺序会彼此电性耦接在一起。控制逻辑则依照所述顺序产生计数状态电路的运行以决定储存位状态的存储器元件的总数量。储存位状态的存储器元件数量是指错误位或是非错误位的数目，依此可以帮助决定是否有太多的错误以致无法通过错误句柄来加以更正。

公开(公告)号：CN102609334B

公开(公告)日：2016-05-04

申请号：CN201210004631.1

申请日：2012-01-09

Applicant: 晨星软件研发(深圳)有限公司 ,  晨星半导体股份有限公司

Inventor： 周涛

IPC: G06F11/14

CPC classification number: G06F11/0703 ,  G11C16/225 ,  G11C16/3445 ,  G11C29/00 ,  G11C29/82

Abstract: 本发明实施例公开了一种非易失闪存擦除异常存储块修复方法，还提供了相应的装置。本发明通过在读取NAND Flash中的数据时，依次对存储块中需要读取的数据所在的页面的比特数据进行扫描，然后判断该页面是否为擦除异常页面，如果为擦除异常页面，则将该页面中比特数据中不为1的比特置1，然后对该存储块进行重新擦除操作；确保在NAND Flash擦除失败时，甚至在遇到突然断电的情况下，也不会有异常数据出现，系统依然能够正常工作，从而提升了系统的可靠性。

公开(公告)号：CN105513639A

公开(公告)日：2016-04-20

申请号：CN201510657105.9

申请日：2015-10-12

Applicant: 爱思开海力士有限公司

Inventor： 李东训

IPC: G11C16/14

CPC classification number: G11C16/3445 ,  G11C16/0483 ,  G11C16/16

Abstract: 一种非易失性存储器件的操作方法，可以包括：擦除包括在存储块的多个串中的存储单元，其中存储单元耦接在位线与公共源极线之间。非易失性存储器件的操作方法可以包括：对存储单元之中的具有低擦除速度的被选存储单元执行擦除验证操作。非易失性存储器件的操作方法可以包括：重复存储单元的擦除和擦除验证操作的执行，直到擦除验证操作通过为止。

公开(公告)号：CN105022682A

公开(公告)日：2015-11-04

申请号：CN201510175148.3

申请日：2015-04-14

Applicant: 英飞凌科技股份有限公司

Inventor： C·彼得斯

IPC: G06F11/16

CPC classification number: G06F11/2094 ,  G06F11/1068 ,  G06F11/1666 ,  G06F11/20 ,  G11C16/3445 ,  G11C29/4401 ,  G11C29/50004 ,  G11C2029/0409

Abstract: 提出了一种用于处理目标存储器的方法，该方法包括步骤：(i)在针对目标存储器的擦除操作之后检查目标存储器；以及(ii)在检测到缺陷的情况下用备用存储器代替目标存储器。

公开(公告)号：CN104067348A

公开(公告)日：2014-09-24

申请号：CN201380006438.4

申请日：2013-01-16

Applicant: 苹果公司

Inventor： E·格吉 ,  Y·卡速尔拉 ,  O·沙尔维

IPC: G11C29/02 ,  G11C16/34 ,  G11C11/56

CPC classification number: G11C29/021 ,  G11C11/5628 ,  G11C11/5635 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/028 ,  G11C2029/0409

Abstract: 本发明公开了一种用于在包括多个模拟存储器单元的存储器中进行数据存储的方法，该方法包括基于存储在所述存储器中的至少一个所述存储器单元中的一个或多个数据值来设置应用于一组所述存储器单元的迭代过程的参数。根据所设置的参数，在该组所述存储器单元中执行所述迭代过程。

公开(公告)号：CN101432822B

公开(公告)日：2013-10-16

申请号：CN200780014937.2

申请日：2007-04-05

Applicant: 斯班逊有限公司

Inventor： K-T·常 ,  T·瑟盖特

IPC: G11C16/10 ,  G11C16/12 ,  G11C16/34 ,  G11C5/14

CPC classification number: G11C16/0475 ,  G11C5/146 ,  G11C16/04 ,  G11C16/0491 ,  G11C16/10 ,  G11C16/3427 ,  G11C16/3436 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/02 ,  G11C29/021 ,  G11C29/028

Abstract: 一种依照本发明的范例实施例配置的闪存系统(300)使用虚拟接地阵列架构(302)。于程序化操作期间，用负衬底偏压来偏压目标内存单元(706)，以减少或消除漏电流，否则该漏电流可能传导通过该目标内存单元(706)。该负衬底偏压亦藉由在位线(BL2)下方将空乏区(714)延伸得更深而减少于邻接目标单元的单元(708)中之程序干扰的发生，该位线(BL2)对应于目标装置之漏极。该负衬底偏压于验证操作(程序验证、软程序验证、擦除验证)期间亦可施加于目标内存单元(706)，以减少或消除漏电流，否则该漏电流于验证操作期间可能引出错误。

公开(公告)号：CN103247341A

公开(公告)日：2013-08-14

申请号：CN201310182861.1

申请日：2005-04-20

Applicant: 三星电子株式会社

Inventor： 李锡宪 ,  李真烨 ,  朴大植 ,  金泰均 ,  崔永准

IPC: G11C16/16

CPC classification number: G11C16/16 ,  G11C16/344 ,  G11C16/3445 ,  G11C2216/18 ,  G11C2216/20

Abstract: 本发明提供一种非易失性半导体存储器件，包括：一组M个存储块；块译码器，每个块译码器与该组M个存储块之一对应，每个块译码器包括用于存储对应的块地址的寄存器；擦除控制器，被配置为控制同时擦除该组M个存储块中的一子组N个存储块的多块擦除操作，擦除控制器还被配置为在多块擦除操作之后，响应于外部提供的擦除校验命令并响应于N个外部提供的块地址之一，控制对于该子组N个存储块的每个的擦除校验操作，其中N大于1并小于或等于M（1

公开(公告)号：CN103187102A

公开(公告)日：2013-07-03

申请号：CN201210530440.9

申请日：2012-12-10

Applicant: 富士通半导体股份有限公司

Inventor： 森郁 ,  柳下良昌 ,  青木一

IPC: G11C29/12

CPC classification number: G11C29/00 ,  G11C16/00 ,  G11C16/16 ,  G11C16/3445 ,  G11C29/021 ,  G11C29/028 ,  G11C29/10

Abstract: 本发明公开了半导体存储器测试方法和半导体存储器。通过将擦除脉冲施加到存储单元阵列中包括的并且被分成多个组的存储单元系列来执行第一擦除测试，直到出现被做出擦除完成的确定的组为止。基于在检测到首先被做出擦除完成的确定的组时的擦除脉冲数目来对包括所述存储单元系列在内的存储单元的其他系列执行第二擦除测试。