公开(公告)号：CN101814319A

公开(公告)日：2010-08-25

申请号：CN201010109501.5

申请日：2010-02-03

Applicant: 三星电子株式会社

Inventor： 金寿翰 ,  金大汉

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/08

CPC classification number: G11C11/5642 ,  G11C16/26

Abstract: 一种非易失性存储设备，包括：单元阵列，含有被排列在字线和位线的交叉点上的存储单元；地址译码器，被配置为根据地址选择一个字线；写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及控制电路，被配置为控制地址译码器和写电路，以便在写操作期间顺序地执行多个条带编程(写)操作，其中，所述控制电路进一步被配置为在每个条带写操作期间选择下一个条带写操作的最优写条件。将多个可利用的写条件作为微调信息存储在多个寄存器中。所述控制电路选择存储有信息的所述寄存器，以便在最优写条件下进行编程。

公开(公告)号：CN101814319B

公开(公告)日：2014-12-17

申请号：CN201010109501.5

申请日：2010-02-03

Applicant: 三星电子株式会社

Inventor： 金寿翰 ,  金大汉

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/08

CPC classification number: G11C11/5642 ,  G11C16/26

Abstract: 一种非易失性存储设备，包括：单元阵列，含有被排列在字线和位线的交叉点上的存储单元；地址译码器，被配置为根据地址选择一个字线；写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及控制电路，被配置为控制地址译码器和写电路，以便在写操作期间顺序地执行多个条带编程(写)操作，其中，所述控制电路进一步被配置为在每个条带写操作期间选择下一个条带写操作的最优写条件。将多个可利用的写条件作为微调信息存储在多个寄存器中。所述控制电路选择存储有信息的所述寄存器，以便在最优写条件下进行编程。