公开(公告)号：CN108231774B

公开(公告)日：2023-08-29

申请号：CN201711274103.7

申请日：2017-12-06

Applicant: 三星电子株式会社

Inventor： 崔智旻 ,  李东烈 ,  李镐旭 ,  金志永 ,  赵昶贤

IPC: H10B12/00 ,  H01L29/78

Abstract: 本公开提供了具有沟槽型器件隔离膜的半导体器件。一种半导体器件包括具有半导体层的基板。沟槽形成在半导体层内。填充绝缘膜设置在沟槽内。插入衬层设置在填充绝缘膜内。插入衬层与半导体层间隔开并沿着沟槽的底表面延伸。

公开(公告)号：CN116133419A

公开(公告)日：2023-05-16

申请号：CN202211053977.0

申请日：2022-08-30

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金冈昱 ,  李镐旭

IPC: H10B12/00

Abstract: 本公开提供了半导体器件。一种半导体器件可以包括：基板，包括单元区和外围区；位线，在单元区上并在平行于基板的顶表面的第一方向上延伸；下覆盖图案，在每条位线的顶表面上；位线间隔物，在每条位线的侧表面上并延伸到下覆盖图案的侧表面；以及在下覆盖图案的顶表面上的相应的上覆盖图案。相应的上覆盖图案在位线间隔物的顶表面的至少一部分上。

公开(公告)号：CN108155189A

公开(公告)日：2018-06-12

申请号：CN201711247712.3

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 李东烈 ,  慎重赞 ,  李东俊 ,  李镐旭 ,  崔智旻 ,  金志永 ,  尹灿植 ,  赵昶贤

IPC: H01L27/108 ,  H01L21/768

CPC classification number: H01L21/764 ,  H01L21/7682 ,  H01L21/76885 ,  H01L21/76897 ,  H01L23/522 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L29/0649 ,  H01L29/4983

Abstract: 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。

公开(公告)号：CN118317596A

公开(公告)日：2024-07-09

申请号：CN202311296710.9

申请日：2023-10-09

Applicant: 三星电子株式会社

Inventor： 李昊仁 ,  李炳铉 ,  李镐旭

IPC: H10B12/00

Abstract: 提供了一种半导体装置及其制造方法。该半导体装置包括：衬底，其包括单元阵列区和设置在单元阵列区周围的核心区；多个存储元件接触件；接触插塞；以及接触插塞间隔件。多个存储元件接触件可以包括第一存储元件接触件和至少一个第二存储元件接触件，第一存储元件接触件是多个存储元件接触件中最靠近核心区的存储元件接触件，使得第一存储元件接触件位于核心区和至少一个第二存储元件接触件之间。第一存储元件接触件的顶表面和至少一个第二存储元件接触件的顶表面之间在垂直于衬底的竖直方向上的台阶差为5nm或更小。

公开(公告)号：CN108155189B

公开(公告)日：2022-11-22

申请号：CN201711247712.3

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 李东烈 ,  慎重赞 ,  李东俊 ,  李镐旭 ,  崔智旻 ,  金志永 ,  尹灿植 ,  赵昶贤

IPC: H01L27/108 ,  H01L21/768

Abstract: 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。

公开(公告)号：CN108231774A

公开(公告)日：2018-06-29

申请号：CN201711274103.7

申请日：2017-12-06

Applicant: 三星电子株式会社

Inventor： 崔智旻 ,  李东烈 ,  李镐旭 ,  金志永 ,  赵昶贤

IPC: H01L27/108

CPC classification number: H01L23/147 ,  H01L21/76205 ,  H01L21/76227 ,  H01L21/76229 ,  H01L27/10894 ,  H01L27/108

Abstract: 本公开提供了具有沟槽型器件隔离膜的半导体器件。一种半导体器件包括具有半导体层的基板。沟槽形成在半导体层内。填充绝缘膜设置在沟槽内。插入衬层设置在填充绝缘膜内。插入衬层与半导体层间隔开并沿着沟槽的底表面延伸。