-
-
公开(公告)号：CN1146961C
公开(公告)日：2004-04-21
申请号：CN99111093.5
申请日：1999-07-29
申请人： 三星电子株式会社
IPC分类号： H01L21/306 , H01L21/316
CPC分类号： H01L21/02164 , H01L21/02211 , H01L21/02274 , H01L21/31111 , H01L21/31612 , H01L21/31625 , H01L21/3185
摘要： 一种形成电介质层的新方法。当图形之间形成的凹槽区域的纵横比大时，该方法包括淀积第一电介质层、腐蚀第一电介质层和淀积第二电介质层的步骤，从而可以形成无空隙的电介质层。
-
公开(公告)号：CN108155189A
公开(公告)日：2018-06-12
申请号：CN201711247712.3
申请日：2017-12-01
申请人： 三星电子株式会社
IPC分类号： H01L27/108 , H01L21/768
CPC分类号： H01L21/764 , H01L21/7682 , H01L21/76885 , H01L21/76897 , H01L23/522 , H01L27/10814 , H01L27/10852 , H01L27/10894 , H01L29/0649 , H01L29/4983
摘要： 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。
-
公开(公告)号：CN103779393A
公开(公告)日：2014-05-07
申请号：CN201310491132.4
申请日：2013-10-18
申请人： 三星电子株式会社
IPC分类号： H01L29/06 , H01L21/768 , H01L27/02
CPC分类号： H01L27/10888 , H01L21/26513 , H01L21/7682 , H01L21/76897 , H01L27/10855 , H01L27/10885
摘要： 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号：CN1222753A
公开(公告)日：1999-07-14
申请号：CN98125611.2
申请日：1998-12-18
申请人： 三星电子株式会社
IPC分类号： H01L21/027 , H01L21/30 , H01L21/306 , H01L21/31
CPC分类号： H01L27/10844 , H01L21/31144 , H01L21/76819 , H01L21/7684 , H01L21/76897 , H01L27/10852 , H01L27/10855 , H01L27/10873 , H01L27/10888
摘要： 公开了一种半导体器件中的自对准接触焊盘及其形成方法,包括以下步骤:在半导体衬底上和一个晶体管上形成腐蚀停止层;在腐蚀停止层上形成具有平整上表面的层间介质层;在层间介质层上形成具有T形开口区的掩模图形,以暴露所说有源区和部分无源区;腐蚀所说层间介质层和腐蚀停止层,形成自对准接触开口;去掉掩模图形;在自对准接触开口中和层间介质层上形成导电层;平面化腐蚀导电层和层间介质层,从而至少形成两个接触焊盘。
-
公开(公告)号：CN108206208B
公开(公告)日：2023-09-12
申请号：CN201711363980.1
申请日：2017-12-18
申请人： 三星电子株式会社
IPC分类号： H01L29/06 , H01L21/762
摘要： 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。
-
公开(公告)号：CN108231773B
公开(公告)日：2023-06-27
申请号：CN201711223457.9
申请日：2017-11-29
申请人： 三星电子株式会社
IPC分类号： H10B12/00
摘要： 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。
-
公开(公告)号：CN112086475A
公开(公告)日：2020-12-15
申请号：CN202010115013.9
申请日：2020-02-25
申请人： 三星电子株式会社
IPC分类号： H01L27/24
摘要： 提供了一种三维半导体存储器装置，所述三维半导体存储器装置包括：多条第一导线，在第一方向上水平延伸；第二导线，在与第一方向垂直的第二方向上竖直延伸；以及存储器单元，位于第一导线和第二导线之间的交叉点处。所述多条第一导线在与第一方向交叉的第三方向上彼此侧向地间隔开。每个存储器单元包括水平布置的可变电阻元件和开关元件。可变电阻元件包括：第一可变电阻图案和第二可变电阻图案，布置在第二方向上；第一电极，位于第一可变电阻图案与第一导线之间；第二电极，位于第二可变电阻图案与第二导线之间；以及第三电极，位于第一可变电阻图案与第二可变电阻图案之间。
-
公开(公告)号：CN107275283B
公开(公告)日：2020-07-21
申请号：CN201710281627.2
申请日：2013-10-18
申请人： 三星电子株式会社
IPC分类号： H01L21/768 , H01L27/108
摘要： 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号：CN108206208A
公开(公告)日：2018-06-26
申请号：CN201711363980.1
申请日：2017-12-18
申请人： 三星电子株式会社
IPC分类号： H01L29/06 , H01L21/762
CPC分类号： H01L27/10829 , H01L21/76224 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/1087 , H01L27/10876 , H01L29/4236 , H01L29/0642
摘要： 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.03 秒)
