-
公开(公告)号：CN114944378A
公开(公告)日：2022-08-26
申请号：CN202111641856.3
申请日：2021-12-29
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/108
Abstract: 本公开提供了具有改善的元件性能和可靠性的半导体存储器件。所述半导体存储器件包括：衬底；栅电极，所述栅电极在所述衬底中沿第一方向延伸；多个掩埋接触，所述多个掩埋接触位于所述衬底上；以及围栏，所述围栏位于相邻的掩埋接触之间的沟槽中。所述围栏位于所述栅电极上。所述围栏包括间隔物膜和填充膜，所述间隔物膜位于所述沟槽的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述间隔物膜上。相对于所述衬底，所述间隔物膜的上表面低于所述填充膜的上表面。
-
公开(公告)号：CN116249343A
公开(公告)日：2023-06-09
申请号：CN202210580484.6
申请日：2022-05-25
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：衬底，包括单元区域和外围区域；栅极堆叠，位于所述外围区域上；层间绝缘层，位于所述栅极堆叠上；外围电路互连线，位于所述层间绝缘层上；以及互连绝缘图案，位于所述外围电路互连线之间。所述互连绝缘图案可以包括在与所述衬底的顶表面平行的第一方向上彼此间隔开的成对的垂直部分以及将所述垂直部分彼此连接的连接部分。所述互连绝缘图案的每一个所述垂直部分可以在与所述外围电路互连线的顶表面相同的水平高度处在所述第一方向上具有第一厚度并且在与所述外围电路互连线的底表面相同的水平高度处在所述第一方向上具有第二厚度。所述第一厚度可以基本上等于所述第二厚度。
-
公开(公告)号：CN111048469B
公开(公告)日：2021-04-13
申请号：CN201911347524.7
申请日：2013-11-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/105 , H01L27/108 , H01L29/423
Abstract: 本发明提供了半导体器件。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
公开(公告)号：CN103779393B
公开(公告)日：2018-02-09
申请号：CN201310491132.4
申请日：2013-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/768 , H01L27/02
CPC classification number: H01L27/10888 , H01L21/26513 , H01L21/7682 , H01L21/76897 , H01L27/10855 , H01L27/10885
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号：CN103811554A
公开(公告)日：2014-05-21
申请号：CN201310572089.4
申请日：2013-11-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
Patent Agency Ranking
公开(公告)号：CN116056448A
公开(公告)日：2023-05-02
申请号：CN202210556046.6
申请日：2022-05-20
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。
-
-
公开(公告)号：CN113972211A
公开(公告)日：2022-01-25
申请号：CN202110836595.4
申请日：2021-07-23
Applicant: 三星电子株式会社
IPC: H01L27/108 , G11C5/02
Abstract: 公开了一种半导体存储器装置及其制造方法。该装置包括：衬底，其包括具有掺杂区的有源图案；栅电极，其与掺杂区之间的有源图案交叉；位线，其与有源图案交叉并且电连接到掺杂区中的一个；间隔件，其在位线的侧表面上；第一接触件，其耦接到掺杂区中的另一个并且与位线间隔开，间隔件插入在第一接触件和位线之间；着陆焊盘，其在第一接触件上；以及数据存储元件，其在着陆焊盘上。掺杂区中的所述另一个具有顶表面、上侧表面、以及从顶表面延伸至上侧表面的弯曲的顶表面。第一接触件与弯曲的顶表面和上侧表面接触。
-
公开(公告)号：CN103811554B
公开(公告)日：2020-01-17
申请号：CN201310572089.4
申请日：2013-11-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.034 seconds)
