公开(公告)号：CN119997503A

公开(公告)日：2025-05-13

申请号：CN202411470239.5

申请日：2024-10-21

Applicant: 三星电子株式会社

Inventor： 朴建熹 ,  郑海旭

IPC: H10B12/00

Abstract: 一种半导体器件包括第一位线、第二位线、字线、第一沟道、第二沟道以及电容器。第一位线和第二位线在衬底上主要地在第一方向上延伸并且在第二方向上彼此间隔开。字线包括第一延伸部分和第二延伸部分，第一延伸部分在第一位线与第二位线之间主要地在第三方向上延伸，第二延伸部分在与第一延伸部分相同的高度主要地在第二方向上延伸并且连接到第一延伸部分。第一沟道和第二沟道均延伸穿过第一延伸部分。电容器包括：电连接到第一沟道的第一电容器电极、设置在第一电容器电极的表面上的电介质图案、以及设置在电介质图案的表面上并且电连接到第二沟道的第二电容器电极。

公开(公告)号：CN116056448A

公开(公告)日：2023-05-02

申请号：CN202210556046.6

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴桐湜 ,  朴建熹 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

公开(公告)号：CN118173542A

公开(公告)日：2024-06-11

申请号：CN202311599150.4

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 安惠利 ,  朴桐湜 ,  申树浩 ,  朴晙晳 ,  朴建熹 ,  李佳垠 ,  张志熏 ,  曹裕珍 ,  曹河娜

IPC: H01L23/552 ,  H10B12/00 ,  H10N97/00

Abstract: 半导体装置包括开关元件和电连接到开关元件的数据存储结构。数据存储结构包括第一电极、第二电极、以及位于第一电极与第二电极之间的电介质层。第二电极包括掺杂有杂质元素的化合物半导体层，化合物半导体层包括两种或更多种元素，并且包括掺杂有杂质元素的半导体材料，两种或更多种元素包括第一元素和第二元素，第一元素是硅(Si)，并且化合物半导体层中的杂质元素的浓度在大约0.1at％至大约5at％的范围内，并且化合物半导体层中的第一元素的浓度在大约10at％至大约15at％的范围内。

公开(公告)号：CN116249343A

公开(公告)日：2023-06-09

申请号：CN202210580484.6

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，包括单元区域和外围区域；栅极堆叠，位于所述外围区域上；层间绝缘层，位于所述栅极堆叠上；外围电路互连线，位于所述层间绝缘层上；以及互连绝缘图案，位于所述外围电路互连线之间。所述互连绝缘图案可以包括在与所述衬底的顶表面平行的第一方向上彼此间隔开的成对的垂直部分以及将所述垂直部分彼此连接的连接部分。所述互连绝缘图案的每一个所述垂直部分可以在与所述外围电路互连线的顶表面相同的水平高度处在所述第一方向上具有第一厚度并且在与所述外围电路互连线的底表面相同的水平高度处在所述第一方向上具有第二厚度。所述第一厚度可以基本上等于所述第二厚度。

公开(公告)号：CN116261328A

公开(公告)日：2023-06-13

申请号：CN202211493126.8

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 朴建熹 ,  申树浩 ,  张贤禹 ,  朴桐湜 ,  李佳垠

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：定位焊盘，位于衬底上；下电极，位于所述定位焊盘上并连接到所述定位焊盘；电介质层，位于所述下电极上并沿着所述下电极的轮廓延伸；上电极，位于所述电介质层上；以及上板电极，位于所述上电极上，所述上板电极包括掺杂有硼的第一子板电极和第二子板电极，所述第一子板电极中的所述硼的第一浓度大于所述第二子板电极中的所述硼的第二浓度。

公开(公告)号：CN116133408A

公开(公告)日：2023-05-16

申请号：CN202210579139.0

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括外围块和单元块，每个单元块包括单元中心区域、单元边缘区域和单元中间区域；以及位线，所述位线在第一方向上在每个单元块上延伸。所述位线包括中心位线、中间位线和边缘位线。所述位线具有在第二方向上彼此相对的第一侧表面和第二侧表面。所述第一侧表面在所述单元中心区域、所述单元中间区域和所述单元边缘区域上沿着所述第一方向笔直地延伸。所述第二侧表面在所述单元中心区域和所述单元边缘区域上沿着所述第一方向笔直地延伸，并且所述第二侧表面在所述单元中间区域上沿着与所述第一方向和所述第二方向相交的第三方向延伸。

公开(公告)号：CN116096076A

公开(公告)日：2023-05-09

申请号：CN202211232922.6

申请日：2022-10-10

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  申树浩 ,  张志熏

IPC: H10B12/00 ,  H10N97/00

Abstract: 公开了半导体存储器装置及其制造方法。半导体存储器装置包括：半导体基底，包括单元阵列区域和外围区域；多个底部电极，在单元阵列区域上位于半导体基底上；介电层，共形地覆盖底部电极的侧壁和顶表面；以及顶部电极，位于介电层上并且位于底部电极之间。顶部电极包括顺序地堆叠的第一金属层、硅锗层、第二金属层和硅层。硅锗层中的硼的量大于硅层中的硼的量。

公开(公告)号：CN115706054A

公开(公告)日：2023-02-17

申请号：CN202210473142.4

申请日：2022-04-29

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏

IPC: H01L21/8234 ,  H10B12/00

Abstract: 公开了半导体存储器件及其制造方法。所述方法包括：提供包括单元阵列区域和边界区域的衬底；在所述单元阵列区域上形成在所述衬底的上部限定有源部分的器件隔离层；在所述边界区域上在所述衬底上形成中间层；在所述衬底上形成电极层，所述电极层在所述边界区域上覆盖所述中间层；在所述电极层上形成覆盖层；形成附加覆盖图案以在所述边界区域上为所述覆盖层提供第一台阶差；以及对所述附加覆盖图案、所述覆盖层和所述电极层执行蚀刻工艺以形成跨过所述有源部分的位线。在所述蚀刻工艺期间，所述电极层在所述单元阵列区域和所述边界区域上同时被暴露。