公开(公告)号：CN110690192B

公开(公告)日：2024-12-20

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H10B80/00

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN110021599B

公开(公告)日：2023-12-26

申请号：CN201910004071.1

申请日：2019-01-03

Applicant: 三星电子株式会社

Inventor： 金东完 ,  金根楠 ,  李周益

IPC: H10B12/00 ,  H01L23/528

Abstract: 一种半导体存储器件包括埋入在衬底的上部中并在第一方向上延伸的字线、以及连接到字线的字线接触插塞。字线的端部包括在第一方向上暴露的接触表面，并且字线接触插塞连接到该接触表面。

公开(公告)号：CN116266988A

公开(公告)日：2023-06-20

申请号：CN202211375150.1

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 张志熏 ,  金东完 ,  朴桐湜

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，具有在第一方向上彼此相邻的有源单元区和界面区；在衬底的有源单元区上的位线，在与第一方向交叉的第二方向上彼此间隔开；以及在衬底的界面区上的位线垫，在第二方向上彼此间隔开。每个位线包括在第一方向上延伸并且在第二方向上彼此间隔开的第一位线和第二位线、将第一位线的第一端连接到第二位线的第二端的连接部、以及将位线垫中的一个连接到第一位线、第二位线和连接部中的一个的联接部。

公开(公告)号：CN116133408A

公开(公告)日：2023-05-16

申请号：CN202210579139.0

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括外围块和单元块，每个单元块包括单元中心区域、单元边缘区域和单元中间区域；以及位线，所述位线在第一方向上在每个单元块上延伸。所述位线包括中心位线、中间位线和边缘位线。所述位线具有在第二方向上彼此相对的第一侧表面和第二侧表面。所述第一侧表面在所述单元中心区域、所述单元中间区域和所述单元边缘区域上沿着所述第一方向笔直地延伸。所述第二侧表面在所述单元中心区域和所述单元边缘区域上沿着所述第一方向笔直地延伸，并且所述第二侧表面在所述单元中间区域上沿着与所述第一方向和所述第二方向相交的第三方向延伸。

公开(公告)号：CN116096076A

公开(公告)日：2023-05-09

申请号：CN202211232922.6

申请日：2022-10-10

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  申树浩 ,  张志熏

IPC: H10B12/00 ,  H10N97/00

Abstract: 公开了半导体存储器装置及其制造方法。半导体存储器装置包括：半导体基底，包括单元阵列区域和外围区域；多个底部电极，在单元阵列区域上位于半导体基底上；介电层，共形地覆盖底部电极的侧壁和顶表面；以及顶部电极，位于介电层上并且位于底部电极之间。顶部电极包括顺序地堆叠的第一金属层、硅锗层、第二金属层和硅层。硅锗层中的硼的量大于硅层中的硼的量。

公开(公告)号：CN115706054A

公开(公告)日：2023-02-17

申请号：CN202210473142.4

申请日：2022-04-29

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏

IPC: H01L21/8234 ,  H10B12/00

Abstract: 公开了半导体存储器件及其制造方法。所述方法包括：提供包括单元阵列区域和边界区域的衬底；在所述单元阵列区域上形成在所述衬底的上部限定有源部分的器件隔离层；在所述边界区域上在所述衬底上形成中间层；在所述衬底上形成电极层，所述电极层在所述边界区域上覆盖所述中间层；在所述电极层上形成覆盖层；形成附加覆盖图案以在所述边界区域上为所述覆盖层提供第一台阶差；以及对所述附加覆盖图案、所述覆盖层和所述电极层执行蚀刻工艺以形成跨过所述有源部分的位线。在所述蚀刻工艺期间，所述电极层在所述单元阵列区域和所述边界区域上同时被暴露。

公开(公告)号：CN115939169A

公开(公告)日：2023-04-07

申请号：CN202211183403.5

申请日：2022-09-27

Applicant: 三星电子株式会社

Inventor： 张志熏 ,  请求不公布姓名 ,  金东完 ,  朴桐湜 ,  尹灿植 ,  张贤禹

IPC: H01L29/06

Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括沟槽的衬底；隔离结构，包括堆叠在沟槽中的内壁氧化物层图案、衬垫图案和填充绝缘图案；以及在衬底和隔离结构上的栅极结构，其中内壁氧化物层图案和衬垫图案共形地形成在沟槽的表面上，内壁氧化物层图案的上表面低于衬底的上表面，以及内壁氧化物层图案的上表面和衬垫图案的上表面之间的边界没有台阶差。

公开(公告)号：CN113534598A

公开(公告)日：2021-10-22

申请号：CN202110096801.2

申请日：2021-01-25

Applicant: 三星电子株式会社

Inventor： 金成洙 ,  金东完 ,  徐焕锡

IPC: G03F1/24

Abstract: 用于极紫外光刻工艺的相移掩模包括衬底、位于所述衬底上的反射层、位于所述反射层上的覆盖层和位于所述覆盖层上的相移图案。每个所述相移图案可以包括位于所述覆盖层上的下吸收图案和位于所述下吸收图案上的上吸收图案。所述上吸收图案的折射率可以高于所述下吸收图案的折射率，并且所述上吸收图案的厚度小于所述下吸收图案的厚度。

公开(公告)号：CN110021599A

公开(公告)日：2019-07-16

申请号：CN201910004071.1

申请日：2019-01-03

Applicant: 三星电子株式会社

Inventor： 金东完 ,  金根楠 ,  李周益

IPC: H01L27/108 ,  H01L23/528

Abstract: 一种半导体存储器件包括埋入在衬底的上部中并在第一方向上延伸的字线、以及连接到字线的字线接触插塞。字线的端部包括在第一方向上暴露的接触表面，并且字线接触插塞连接到该接触表面。

公开(公告)号：CN110911372B

公开(公告)日：2025-04-18

申请号：CN201910874908.8

申请日：2019-09-17

Applicant: 三星电子株式会社

Inventor： 韩正勋 ,  金东完 ,  金东浩 ,  徐在源

IPC: H01L23/485

Abstract: 一种半导体装置，包括：半导体衬底，其包括芯片区域和芯片区域周围的边缘区域；半导体衬底上的下绝缘层；芯片区域上的下绝缘层上的芯片焊盘；设置在下绝缘层上以覆盖芯片焊盘的上绝缘层，上绝缘层和所述下绝缘层包括不同的材料；以及，在芯片区域上并连接到芯片焊盘的再分布芯片焊盘。上绝缘层包括在芯片区域上具有第一厚度的第一部分，在边缘区域上具有第二厚度的第二部分，以及在边缘区域上的第三部分，第三部分从第二部分延伸、与第一部分间隔开，并且具有远离第二部分而减小的厚度。第二厚度小于第一厚度。