-
公开(公告)号:CN103811554B
公开(公告)日:2020-01-17
申请号:CN201310572089.4
申请日:2013-11-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括:衬底,包括单元区和外围区;单元栅电极,埋入在与单元区的单元有源部分交叉的凹槽中;单元线图案,横跨单元栅电极,单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区;外围栅极图案,横跨外围区的外围有源部分;平坦化的层间绝缘层,在衬底上处于外围栅极图案周围;以及覆盖绝缘层,在平坦化的层间绝缘层和外围栅极图案的顶表面上,覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
公开(公告)号:CN107275283B
公开(公告)日:2020-07-21
申请号:CN201710281627.2
申请日:2013-10-18
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/108
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中,蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上,其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔,使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号:CN107275283A
公开(公告)日:2017-10-20
申请号:CN201710281627.2
申请日:2013-10-18
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/108
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中,蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上,其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔,使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号:CN111048469A
公开(公告)日:2020-04-21
申请号:CN201911347524.7
申请日:2013-11-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/105 , H01L27/108 , H01L29/423
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括:衬底,包括单元区和外围区;单元栅电极,埋入在与单元区的单元有源部分交叉的凹槽中;单元线图案,横跨单元栅电极,单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区;外围栅极图案,横跨外围区的外围有源部分;平坦化的层间绝缘层,在衬底上处于外围栅极图案周围;以及覆盖绝缘层,在平坦化的层间绝缘层和外围栅极图案的顶表面上,覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
公开(公告)号:CN103779393A
公开(公告)日:2014-05-07
申请号:CN201310491132.4
申请日:2013-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/768 , H01L27/02
CPC classification number: H01L27/10888 , H01L21/26513 , H01L21/7682 , H01L21/76897 , H01L27/10855 , H01L27/10885
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中,蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上,其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔,使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号:CN111048469B
公开(公告)日:2021-04-13
申请号:CN201911347524.7
申请日:2013-11-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/105 , H01L27/108 , H01L29/423
Abstract: 本发明提供了半导体器件。该半导体器件包括:衬底,包括单元区和外围区;单元栅电极,埋入在与单元区的单元有源部分交叉的凹槽中;单元线图案,横跨单元栅电极,单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区;外围栅极图案,横跨外围区的外围有源部分;平坦化的层间绝缘层,在衬底上处于外围栅极图案周围;以及覆盖绝缘层,在平坦化的层间绝缘层和外围栅极图案的顶表面上,覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
公开(公告)号:CN103779393B
公开(公告)日:2018-02-09
申请号:CN201310491132.4
申请日:2013-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/768 , H01L27/02
CPC classification number: H01L27/10888 , H01L21/26513 , H01L21/7682 , H01L21/76897 , H01L27/10855 , H01L27/10885
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中,蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上,其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔,使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号:CN103811554A
公开(公告)日:2014-05-21
申请号:CN201310572089.4
申请日:2013-11-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括:衬底,包括单元区和外围区;单元栅电极,埋入在与单元区的单元有源部分交叉的凹槽中;单元线图案,横跨单元栅电极,单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区;外围栅极图案,横跨外围区的外围有源部分;平坦化的层间绝缘层,在衬底上处于外围栅极图案周围;以及覆盖绝缘层,在平坦化的层间绝缘层和外围栅极图案的顶表面上,覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
-
-
-
-
-
-