公开(公告)号：CN110491855B

公开(公告)日：2024-12-24

申请号：CN201811583019.8

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  李基硕 ,  尹灿植 ,  朴济民 ,  安佑松

IPC: H01L23/498 ,  H01L29/423 ,  H10B12/00

Abstract: 一种集成电路装置包括：衬底，其具有包括第一有源区的单元阵列区域和包括第二有源区的外围电路区域；直接接触件，其连接至单元阵列区域中的第一有源区；位线结构，其连接至单元阵列区域中的直接接触件；以及外围电路区域中的第二有源区上的外围电路栅极结构，其中，外围电路栅极结构包括各自掺杂有彼此掺杂浓度不同的载流子杂质的两个掺杂的半导体层。

公开(公告)号：CN109524383B

公开(公告)日：2023-05-30

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

公开(公告)号：CN107731907A

公开(公告)日：2018-02-23

申请号：CN201710605564.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC: H01L29/423 ,  H01L29/78

CPC classification number: H01L27/10823 ,  H01L27/10814 ,  H01L27/10876 ,  H01L28/90 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/7831 ,  H01L29/42364

Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

公开(公告)号：CN107731907B

公开(公告)日：2022-05-31

申请号：CN201710605564.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC: H01L29/423 ,  H01L29/78

Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

公开(公告)号：CN109524383A

公开(公告)日：2019-03-26

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L23/528 ,  H01L23/535 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10891 ,  H01L27/10894 ,  H01L27/10897 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76847 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283

Abstract: 一种半导体存储器件包括：衬底，包括有源区；字线，在所述衬底中，并且每个字线沿与衬底的上表面平行的第一方向延伸；位线结构，分别与有源区相连，并且每个位线结构沿与第一方向相交的第二方向延伸；以及间隔物结构，在所述位线结构中的相应位线结构的侧壁上。每个间隔物结构包括第一间隔物、第二间隔物和第三间隔物。第二间隔物设置在第一间隔物和第三间隔物之间，并且包括由第二间隔物的内表面限定的至少一个空隙。所述第二间隔物的高度大于所述至少一个空隙的高度。

公开(公告)号：CN110491855A

公开(公告)日：2019-11-22

申请号：CN201811583019.8

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 金桐 ,  李基硕 ,  尹灿植 ,  朴济民 ,  安佑松

IPC: H01L23/498 ,  H01L29/423 ,  H01L27/108

Abstract: 一种集成电路装置包括：衬底，其具有包括第一有源区的单元阵列区域和包括第二有源区的外围电路区域；直接接触件，其连接至单元阵列区域中的第一有源区；位线结构，其连接至单元阵列区域中的直接接触件；以及外围电路区域中的第二有源区上的外围电路栅极结构，其中，外围电路栅极结构包括各自掺杂有彼此掺杂浓度不同的载流子杂质的两个掺杂的半导体层。