SOI嵌入式三栅极晶体管及其制造方法

    公开(公告)号:CN108493249A

    公开(公告)日:2018-09-04

    申请号:CN201810233999.2

    申请日:2018-03-21

    发明人: 许佑铨

    摘要: 本发明公开了一种SOI嵌入式三栅极晶体管,包括:SOI衬底,顶层硅中形成有多条由浅沟槽场氧隔离出来的硅条;在硅条的栅极形成区域中形成有栅极凹槽,金属栅极结构形成于栅极凹槽中并呈嵌入式三栅极结构,被金属栅极结构从两个侧面和底部表面覆盖的硅条组成沟道区;源区和漏区形成于金属栅极结构两侧的硅条中。本发明还公开了一种SOI嵌入式三栅极晶体管的制造方法。本发明能随器件设计目标调整信道宽度,避免现有鳍式晶体观念的3D立体结构造成的缺点,能降低寄生电容从而改善RC延迟,能增加嵌入式结构的面积并减少嵌入式结构的晶格缺陷,还能增加源漏区的接触孔的接触面积并降低接触电阻,能消除鳍体的深宽比带来的问题。

    超结器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN107195682A

    公开(公告)日:2017-09-22

    申请号:CN201710388208.9

    申请日:2017-05-27

    发明人: 李昊

    摘要: 本发明公开了一种超结器件,包括:N型外延层分成上下两部分;超结结构的P型柱由填充于形成于N型外延层中的超结沟槽中的P型外延层组成;上部分的掺杂浓度比下部分的掺杂浓度淡10%以上,通过下部分和P型柱的掺杂浓度相匹配,能使P型柱的匹配的变化范围位于和击穿电压的二次曲线的左右两侧;上部分较淡的掺杂使P型柱在匹配的变化范围内的掺杂浓度都大于上部分的掺杂浓度,使N型柱的上部分在耗尽时形成的耗尽区由P型柱的耗尽决定。本发明还公开了一种超结器件的制造方法。本发明能提升器件的EAS能力和EAS的面内均匀性,还能同时扩大了击穿电压的工艺窗口。