公开(公告)号：CN108054153A

公开(公告)日：2018-05-18

申请号：CN201810007078.4

申请日：2013-09-13

Applicant: 三星电子株式会社

Inventor： 孙洛辰

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768 ,  H01L23/532 ,  H01L21/762

CPC classification number: H01L29/0649 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/10855 ,  H01L27/10885

Abstract: 一种半导体器件包括基板、导电图案(例如，接触插塞)以及第一导电线和第二导电线(例如，位线)，该导电图案在基板的有源区上并具有在导电图案的相反的第一侧和第二侧上的相应的第一侧壁和第二侧壁，该第一导电线和第二导电线在基板上并在导电图案的第一侧和第二侧中的相应侧上且通过不对称的第一空气间隔和第二空气间隔与相应的第一侧壁和第二侧壁分离。

公开(公告)号：CN103681602B

公开(公告)日：2018-02-02

申请号：CN201310416373.2

申请日：2013-09-13

Applicant: 三星电子株式会社

Inventor： 孙洛辰

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/10855 ,  H01L27/10885

Abstract: 一种半导体器件包括基板、导电图案（例如，接触插塞）以及第一导电线和第二导电线（例如，位线），该导电图案在基板的有源区上并具有在导电图案的相反的第一侧和第二侧上的相应的第一侧壁和第二侧壁，该第一导电线和第二导电线在基板上并在导电图案的第一侧和第二侧中的相应侧上且通过不对称的第一空气间隔和第二空气间隔与相应的第一侧壁和第二侧壁分离。

公开(公告)号：CN108054153B

公开(公告)日：2021-01-12

申请号：CN201810007078.4

申请日：2013-09-13

Applicant: 三星电子株式会社

Inventor： 孙洛辰

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768 ,  H01L23/532 ,  H01L21/762

Abstract: 一种半导体器件包括基板、导电图案(例如，接触插塞)以及第一导电线和第二导电线(例如，位线)，该导电图案在基板的有源区上并具有在导电图案的相反的第一侧和第二侧上的相应的第一侧壁和第二侧壁，该第一导电线和第二导电线在基板上并在导电图案的第一侧和第二侧中的相应侧上且通过不对称的第一空气间隔和第二空气间隔与相应的第一侧壁和第二侧壁分离。

公开(公告)号：CN111725315A

公开(公告)日：2020-09-29

申请号：CN201911317074.7

申请日：2019-12-19

Applicant: 三星电子株式会社

Inventor： 孙洛辰 ,  裵东一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明构思涉及集成电路器件及其制造方法。该集成电路器件包括：鳍型有源区，包括在顶部分上的鳍顶表面和具有比鳍顶表面的水平低的最低水平的防穿通凹槽；纳米片堆叠，面对鳍顶表面，纳米片堆叠包括具有从鳍顶表面起的彼此不同的垂直距离的多个纳米片；栅极结构，围绕所述多个纳米片中的每个；源极/漏极区，具有面对所述多个纳米片中的至少一个的侧壁；和防穿通半导体层，包括第一部分和第二部分，第一部分填充防穿通凹槽，第二部分与所述多个纳米片当中的最邻近鳍型有源区的第一纳米片的侧壁接触，防穿通半导体层包括与源极/漏极区的材料不同的材料。

公开(公告)号：CN103972066A

公开(公告)日：2014-08-06

申请号：CN201410032103.6

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金志永 ,  朴济民 ,  孙洛辰 ,  黄有商

IPC: H01L21/28 ,  H01L21/82 ,  H01L27/02 ,  H01L29/423

CPC classification number: H01L29/4236 ,  H01L21/26586 ,  H01L21/823437 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。

公开(公告)号：CN100487912C

公开(公告)日：2009-05-13

申请号：CN03145350.3

申请日：2003-07-04

Applicant: 三星电子株式会社

Inventor： 孙洛辰 ,  金志永

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66651 ,  H01L27/10873 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/66553 ,  H01L29/78

Abstract: 公开了一种半导体器件及其制造方法。在半导体衬底的有源区中形成沟槽；在沟槽的内壁上形成掺杂层。用第一半导体层填充沟槽。在第一半导体层和衬底上形成栅绝缘层。在栅极绝缘层上形成两个栅电极以便沟槽位于两个栅电极之间；在每个栅电极两侧的衬底中形成第一和第二杂质区。由于掺杂层局部地形成在沟槽区中，因此源区和漏区与重掺杂层完全隔开，以削弱pn结的电场，由此提高刷新和防止源区和漏区之间穿通。

公开(公告)号：CN1476104A

公开(公告)日：2004-02-18

申请号：CN03145350.3

申请日：2003-07-04

Applicant: 三星电子株式会社

Inventor： 孙洛辰 ,  金志永

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66651 ,  H01L27/10873 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/66553 ,  H01L29/78

Abstract: 公开了一种半导体器件及其制造方法。在半导体衬底的有源区中形成沟槽；在沟槽的内壁上形成掺杂层。用第一半导体层填充沟槽。在第一半导体层和衬底上形成栅绝缘层。在栅极绝缘层上形成两个栅电极以便沟槽位于两个栅电极之间；在每个栅电极两侧的衬底中形成第一和第二杂质区。由于掺杂层局部地形成在沟槽区中，因此源区和漏区与重掺杂层完全隔开，以削弱pn结的电场，由此提高刷新和防止源区和漏区之间穿通。

公开(公告)号：CN118119185A

公开(公告)日：2024-05-31

申请号：CN202311610590.5

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金鹤善 ,  孙洛辰 ,  李东镇 ,  林濬熙 ,  金圣洙 ,  赵汉旻 ,  咸治熊

IPC: H10B41/41 ,  H10B41/27 ,  H10B41/10 ,  H10B43/40 ,  H10B43/27 ,  H10B43/10

Abstract: 一种NAND闪存器件可以包括外围电路，该外围电路包括晶体管、衬底、以及限定衬底的有源区的器件隔离区。晶体管可以包括在有源区上的第一栅极结构。晶体管还可以包括在有源区中并在第一栅极结构的两侧上沿第一方向延伸的源漏区，该源漏区可以包括与第一栅极结构相邻的第一轻掺杂源漏区以及一体地连接到第一轻掺杂源漏区的第二轻掺杂源漏区。第二轻掺杂源漏区可以布置为比第一轻掺杂源漏区更远离第一栅极结构。第二轻掺杂源漏区在第二方向上的宽度可以小于第一轻掺杂源漏区在第二方向上的宽度。

公开(公告)号：CN103972066B

公开(公告)日：2018-03-27

申请号：CN201410032103.6

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金志永 ,  朴济民 ,  孙洛辰 ,  黄有商

IPC: H01L21/28 ,  H01L21/82 ,  H01L27/02 ,  H01L29/423

CPC classification number: H01L29/4236 ,  H01L21/26586 ,  H01L21/823437 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。

公开(公告)号：CN103681602A

公开(公告)日：2014-03-26

申请号：CN201310416373.2

申请日：2013-09-13

Applicant: 三星电子株式会社

Inventor： 孙洛辰

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/10855 ,  H01L27/10885

Abstract: 一种半导体器件包括基板、导电图案（例如，接触插塞）以及第一导电线和第二导电线（例如，位线），该导电图案在基板的有源区上并具有在导电图案的相反的第一侧和第二侧上的相应的第一侧壁和第二侧壁，该第一导电线和第二导电线在基板上并在导电图案的第一侧和第二侧中的相应侧上且通过不对称的第一空气间隔和第二空气间隔与相应的第一侧壁和第二侧壁分离。