公开(公告)号：CN105453265B

公开(公告)日：2019-06-04

申请号：CN201480040611.7

申请日：2014-07-17

申请人： 德克萨斯仪器股份有限公司

发明人： T·塔穆拉 ,  B·胡 ,  S·彭德哈卡尔 ,  G·马图尔

IPC分类号： H01L27/10 ,  H01L21/762

CPC分类号： H01L29/7816 ,  H01L21/762 ,  H01L21/76229 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/06 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1083 ,  H01L29/66659 ,  H01L29/7835

摘要： 晶体管阵列(300)的密度通过在半导体材料(114)中形成一个或多个深沟槽隔离结构(312，314)来增加。深沟槽隔离结构(312，314)横向围绕阵列(300)中的晶体管。深沟槽隔离结构(312，314)限制掺杂物的横向扩散和电子载流子的横向移动。

公开(公告)号：CN108172544A

公开(公告)日：2018-06-15

申请号：CN201710985635.5

申请日：2017-10-20

申请人： 格芯公司

发明人： 史蒂芬·M·宣克 ,  安东尼·K·史塔佩尔 ,  约翰·J·艾利斯蒙纳翰

IPC分类号： H01L21/762 ,  H01L29/06 ,  H01L27/085

CPC分类号： H01L29/1083 ,  H01L23/66 ,  H01L29/0649

摘要： 本发明涉及具有深沟槽隔离结构的主动及被动组件，其关于半导体结构，并且更尤指具有深沟槽隔离结构的主动及被动射频(RF)组件、以及制造方法。该结构包括具有深沟槽隔离结构的主体高电阻率芯片，该深沟槽隔离结构具有比该主体高电阻率芯片上所形成的装置间的最坏情况偏压差下的最大空乏深度更深的深度。

公开(公告)号：CN103456770B

公开(公告)日：2018-04-27

申请号：CN201310219256.7

申请日：2013-06-04

申请人： 三星电子株式会社

发明人： 申东石 ,  金明宣 ,  南性真 ,  朴判贵 ,  郑会晟 ,  李来寅

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

摘要： 提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

公开(公告)号：CN107833856A

公开(公告)日：2018-03-23

申请号：CN201710350119.5

申请日：2017-05-18

申请人： 瑞萨电子株式会社

发明人： 山本芳树

IPC分类号： H01L21/76 ,  H01L21/84

CPC分类号： H01L27/1207 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/31053 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76283 ,  H01L21/84 ,  H01L29/0653 ,  H01L29/1083 ,  H01L21/76

摘要： [课题]本发明涉及半导体装置的制造方法。提高半导体装置的可靠性。[解决手段]准备在半导体基板SB上层叠绝缘层BX、半导体层SM和绝缘膜ZM1，在沟槽TR内埋入有元件分离区域ST的基板。通过干法蚀刻除去体区域1B的绝缘膜ZM1，然后通过干法蚀刻除去体区域1B的半导体层SM，然后通过干法蚀刻使体区域1B的绝缘层BX变得更薄。通过离子注入在SOI区域1A的半导体基板SB上形成第1半导体区域，通过离子注入在体区域1B的半导体基板SB上形成第2半导体区域。然后，通过湿法蚀刻除去SOI区域1A的绝缘膜ZM1和体区域1B的绝缘层BX。然后，在SOI区域1A的半导体层SM上形成第1晶体管，在体区域1B的半导体基板SB上形成第2晶体管。

公开(公告)号：CN103996599B

公开(公告)日：2018-03-02

申请号：CN201410025833.3

申请日：2014-01-20

申请人： 飞兆半导体公司

发明人： 丹尼尔·哈恩 ,  史蒂文·莱比格尔 ,  金成龙 ,  克里斯托弗·纳萨尔 ,  詹姆斯·霍耳

IPC分类号： H01L21/02 ,  H01L23/522

CPC分类号： H01L28/75 ,  H01L27/0629 ,  H01L27/0635 ,  H01L28/20 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66181 ,  H01L29/66272 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7322 ,  H01L29/7835 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明在一个总体方面涉及半导体加工方法，所述方法可包括形成设置在P型硅基板内的N型硅区域。所述方法还可以包括在所述P型硅基板中形成场氧化物(FOX)层，其中所述FOX层包括暴露出所述N型硅区域的至少一部分的开口。所述方法还可以包括形成降低表面场(RESURF)氧化物(ROX)层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，其中所述ROX层包括与所述暴露的N型硅区域接触的第一介电层和设置在所述第一介电层上的第二介电层。所述方法还可以包括形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。

公开(公告)号：CN107665923A

公开(公告)日：2018-02-06

申请号：CN201710575932.2

申请日：2017-07-14

申请人： 瑞萨电子株式会社

发明人： 嘉屋旨哲 ,  中原宁

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/063 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/092 ,  H01L29/1083 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7823 ,  H01L29/7835 ,  H01L29/78 ,  H01L21/8238

摘要： 本发明的目的是改善半导体器件的性能。形成在分离区域中的p沟道晶体管具有：RESURF层，用作电流路径，形成在外延层中，并且是p型半导体层；以及掩埋层，在平面图中与RESURF层重叠，形成在RESURF层之下，夹在半导体衬底和外延层之间，并且是p型半导体层。

公开(公告)号：CN107634056A

公开(公告)日：2018-01-26

申请号：CN201610531514.9

申请日：2016-07-07

申请人： 联华电子股份有限公司

发明人： 李志成 ,  黄昱豪 ,  李凯霖

IPC分类号： H01L27/04 ,  H01L29/78 ,  H01L21/77 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/165 ,  H01L29/402 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/66795 ,  H01L29/7835 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： 本发明公开一种半导体装置以及形成半导体装置的形成方法，该半导体装置包含第一及第二掺杂阱、源极区、漏极区、二栅极结构以及掺杂区。第一掺杂阱，是设置在一基底内且具有第一导电型式，而源极区则是设置在第一掺杂阱内。第二掺杂阱是设置在该基底内且邻接第一掺杂阱，第二掺杂阱具有第二导电型式，而漏极区则是设置在第二掺杂阱内。二栅极结构是设置在该基底上并位于源极区与漏极区之间。掺杂区具有第一导电型式，并且其是设置在第二掺杂阱内并位于二栅极结构之间。

公开(公告)号：CN107546224A

公开(公告)日：2018-01-05

申请号：CN201710505735.3

申请日：2017-06-28

申请人： 三星电子株式会社

发明人： 金容顿 ,  黄仁俊 ,  姜廷翰

IPC分类号： H01L27/06

CPC分类号： H01L29/7816 ,  H01L21/761 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/66689

摘要： 本发明提供一种半导体器件，该半导体器件包括：第一导电类型的基板；在基板上的栅电极；第一导电类型的第一高浓度杂质区，设置在栅电极的第一侧；第一导电类型的第一阱，设置在第一高浓度杂质区下面并围绕第一高浓度杂质区；第二导电类型的第二阱，交叠栅电极的一部分并邻近第一阱；以及第二导电类型的第一深阱，设置在第一阱和第二阱下面，第一深阱和第一高浓度杂质区响应于第一电压。

公开(公告)号：CN104685614B

公开(公告)日：2017-11-14

申请号：CN201380051565.6

申请日：2013-10-11

申请人： 旭化成微电子株式会社

发明人： 松田顺一

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7816 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/66659 ,  H01L29/7835

摘要： 提供一种能够分别提高截止状态的漏极耐压以及导通状态的漏极耐压的场效应晶体管和半导体装置。具备：场氧化膜(31)，其配置在位于硅衬底(1)中的沟道区域与N型漏极(9)之间的N型漂移区(20)之上；N型漂移层(21)，其配置在硅衬底(1)中的漂移区(20)和漏极(9)之下；以及埋入层(51)，其P型杂质浓度比硅衬底(1)的P型杂质浓度高。埋入层(51)在硅衬底(1)中配置在除了漏极(9)的至少一部分的下方以外的漂移层(21)之下。

公开(公告)号：CN104518032B

公开(公告)日：2017-10-27

申请号：CN201410616511.6

申请日：2014-09-30

申请人： 英飞凌科技股份有限公司

发明人： P·布兰德尔 ,  M·聪德尔

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7815

摘要： 本发明涉及半导体器件及其制造方法。半导体器件包含在半导体主体的第一区域中的垂直IGFET，垂直IGFET具有在主体区带和漏电极之间的漂移区带，漂移区带具有第一导电性类型的垂直的掺杂剂分布，所述分布是第一掺杂剂分布和第二掺杂剂分布的叠加，所述第一掺杂剂分布随着增加与漏电极的距离而下降并且在邻近漏电极的第一区带中主导垂直的掺杂剂分布，所述第二掺杂剂分布是展宽的峰掺杂剂分布并且在邻近主体区带的第二区带中主导垂直的掺杂剂分布。