公开(公告)号：CN107665855B

公开(公告)日：2023-11-14

申请号：CN201710610070.2

申请日：2017-07-25

Applicant: 三星电子株式会社

Inventor： 刘禹炅 ,  白宗玟 ,  张相信 ,  金秉熙 ,  V.阮 ,  李来寅 ,  李禹镇 ,  郑恩志 ,  韩奎熙

IPC: H01L21/764 ,  H01L21/768

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。

公开(公告)号：CN108074908B

公开(公告)日：2023-10-20

申请号：CN201711119538.4

申请日：2017-11-14

Applicant: 三星电子株式会社

Inventor： 秦正起 ,  李来寅 ,  朴点龙 ,  千镇豪 ,  孙成旻 ,  李镐珍

IPC: H01L23/498 ,  H01L23/528

Abstract: 一种半导体芯片包括：半导体衬底，包括其中配置有凸块的凸块区及不包括凸块的非凸块区；以及钝化层，形成在所述半导体衬底的所述凸块区及所述非凸块区上，其中所述凸块区中所述钝化层的厚度厚于所述非凸块区中所述钝化层的厚度，且在所述凸块区与所述非凸块区之间具有台阶。所述半导体芯片具有提高的可靠性。

公开(公告)号：CN107507820B

公开(公告)日：2020-09-08

申请号：CN201710447541.2

申请日：2017-06-14

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  金孝柱 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  李来寅 ,  李镐珍

IPC: H01L23/528 ,  H01L21/60

Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。

公开(公告)号：CN108022872A

公开(公告)日：2018-05-11

申请号：CN201711057851.X

申请日：2017-11-01

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  李镐珍 ,  文光辰 ,  朴炳律 ,  安振镐 ,  李来寅

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/538 ,  H01L25/065

Abstract: 本发明公开了一种半导体芯片的插塞结构、其制造方法以及包括其的多芯片封装。该半导体芯片的插塞结构包括：基板；设置在基板上的绝缘夹层；其中绝缘夹层包括设置在其中的焊盘结构；穿过基板和绝缘夹层的通孔，其中通孔暴露焊盘结构；形成在通孔的内表面上的绝缘图案，其中绝缘图案包括掩埋部分，掩埋部分填充在通孔的内表面处在基板中设置的凹口；以及形成在通孔内在绝缘图案上的插塞，其中插塞与焊盘结构电连接。

公开(公告)号：CN107946197A

公开(公告)日：2018-04-20

申请号：CN201710946013.1

申请日：2017-10-11

Applicant: 三星电子株式会社

Inventor： 皮在贤 ,  李镐珍 ,  金泰成 ,  文光辰 ,  安振镐 ,  李来寅

IPC: H01L21/48 ,  H01L21/50

Abstract: 一种制造半导体封装的方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

公开(公告)号：CN104752431A

公开(公告)日：2015-07-01

申请号：CN201410742816.1

申请日：2014-12-08

Applicant: 三星电子株式会社

Inventor： 金国桓 ,  李锺镐 ,  金宇熙 ,  李来寅

IPC: H01L27/105 ,  H01L29/49

CPC classification number: H01L21/823842 ,  H01L21/28202 ,  H01L21/823821 ,  H01L27/088 ,  H01L27/0922 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/42364 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/518 ,  H01L29/66545

Abstract: 本发明提供了半导体器件。一种半导体器件包括具有第一区域至第四区域的衬底。而且，第一栅极绝缘层至第四栅极绝缘层分别位于第一区域至第四区域上。在第一栅极绝缘层至第四栅极绝缘层中，第一栅极绝缘层至第四栅极绝缘层中的功函数控制材料的量、第一栅极绝缘层至第四栅极绝缘层中的氮浓度和/或第一栅极绝缘层至第四栅极绝缘层的厚度是变化的。本发明还提供了用于制造半导体器件的方法。

公开(公告)号：CN103456770A

公开(公告)日：2013-12-18

申请号：CN201310219256.7

申请日：2013-06-04

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金明宣 ,  南性真 ,  朴判贵 ,  郑会晟 ,  李来寅

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

Abstract: 提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

公开(公告)号：CN100367506C

公开(公告)日：2008-02-06

申请号：CN200410043024.1

申请日：2004-04-19

Applicant: 三星电子株式会社

Inventor： 金成浩 ,  李来寅 ,  高光旭 ,  裵金钟 ,  金基喆 ,  金辰熙 ,  曹寅昱 ,  金相秀

IPC: H01L27/115 ,  H01L27/112 ,  G11C16/04

CPC classification number: H01L27/11568 ,  G11C16/0416 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明公开了一种字节操作非易失性半导体存储装置，其能够一次擦除一个字节的已存储的数据。字节存储单元可包括多个1字节存储晶体管的存储单元阵列。该些1字节存储晶体管可以沿一个方向排列，其每一个包括形成在有源区中的结区和沟道区。字节存储单元可包括字节选择晶体管。该选择晶体管可以设置在有源区中，并且包括直接与每个该1字节存储晶体管的结相邻的结区。该字节选择晶体管可以垂直于该些1字节存储晶体管排列方向地设置在该些1字节存储晶体管的上面或下面。

公开(公告)号：CN1326245C

公开(公告)日：2007-07-11

申请号：CN200410001272.X

申请日：2004-01-05

Applicant: 三星电子株式会社

Inventor： 裵金钟 ,  李来寅 ,  金相秀 ,  金基喆 ,  金辰熙 ,  曹寅昱 ,  金成浩 ,  高光旭

IPC: H01L27/105 ,  H01L27/12 ,  H01L21/28 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/02

CPC classification number: H01L29/792 ,  H01L29/7923 ,  Y10S438/954

Abstract: 本发明公开了一种局部硅-氧化物-氮化物-氧化物-硅(SONOS)结构及其制造方法。该局部SONOS结构具有两片栅极和自对准氧化物-氮化物-氧化物(ONO)结构，包括：衬底；ONO结构，在衬底上；第一栅极层，在ONO结构上并与其对准；栅极绝缘体，在ONO结构旁的衬底上；以及，第二栅极层，在第一栅极层上和栅极绝缘体上。第一和第二栅极层彼此电连接。ONO结构、第一和第二栅极层一同限定了至少1位局部SONOS结构。相应的制造方法包括：设置衬底；在衬底上形成ONO结构；在ONO结构上形成第一栅极层并且第一栅极层与ONO结构对准；在ONO结构旁的衬底上形成栅极绝缘体；在第一栅极层和栅极绝缘体上形成第二栅极层；以及电连接第一和第二栅极层。

公开(公告)号：CN109103169B

公开(公告)日：2024-06-04

申请号：CN201810632849.9

申请日：2018-06-19

Applicant: 三星电子株式会社

Inventor： 洪义官 ,  文光辰 ,  李来寅 ,  李镐珍

IPC: H01L23/532

Abstract: 一种半导体器件包括：位于第一衬底上的第一绝缘夹层的上部的第一导电图案、垂直地延伸的多个第一导电纳米管(CNT)、位于第二衬底下方的第二绝缘夹层的下部的第二导电图案、以及垂直地延伸的多个第二CNT。第二绝缘夹层的下表面接触第一绝缘夹层的上表面。多个第一CNT中的每一个的侧壁的至少一部分被第一导电图案覆盖，并且多个第二CNT中的每一个的侧壁的至少一部分被第二导电图案覆盖。第一导电图案和第二导电图案垂直地面向彼此，并且多个第一CNT中的至少一个与多个第二CNT中的至少一个彼此接触。