公开(公告)号：CN109801913B

公开(公告)日：2023-11-07

申请号：CN201811374372.5

申请日：2018-11-19

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴范琎 ,  宋升珉 ,  裵金钟 ,  裵东一

IPC: H01L27/088 ,  H01L29/423

Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。

公开(公告)号：CN112466873B

公开(公告)日：2021-10-26

申请号：CN202011457080.5

申请日：2017-02-27

Applicant: 三星电子株式会社

Inventor： 李钟昊 ,  金昊俊 ,  石城大 ,  裵金钟

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体器件被提供，其包括：衬底，具有在垂直于衬底的上表面的方向上突出的突出部分；在衬底上的源/漏区，源/漏区垂直于突出部分的上表面延伸；在源/漏区之间的衬底上的多个纳米片，多个纳米片彼此分离，并且多个纳米片限定在第一方向上延伸的沟道区；在衬底上并且围绕多个纳米片的栅电极，栅电极在交叉第一方向的第二方向上延伸，栅电极包括在第一方向上的长度，所述长度大于多个纳米片中的相邻纳米片之间的间隔；以及在多个纳米片和栅电极之间在衬底上的栅绝缘层。

公开(公告)号：CN109509791A

公开(公告)日：2019-03-22

申请号：CN201810630928.6

申请日：2018-06-19

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。

公开(公告)号：CN1531107A

公开(公告)日：2004-09-22

申请号：CN200310118865.X

申请日：2003-12-01

Applicant: 三星电子株式会社

Inventor： 金相秀 ,  李来寅 ,  裵金钟 ,  金基喆 ,  李化成

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/4232 ,  H01L21/28114 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明提供凹切栅极SONOS晶体管及其制造方法，所述凹切栅极SONOS晶体管包括：具有源/漏区的衬底；位于源/漏区之间的衬底上的栅绝缘层；凹切栅极结构，位于所述栅绝缘层上，并具有至少一个凹切；以及分别位于栅极结构的所述至少一个凹切中的至少一个ONO楔形结构。

公开(公告)号：CN1165085C

公开(公告)日：2004-09-01

申请号：CN01100202.6

申请日：2001-01-05

Applicant: 三星电子株式会社

Inventor： 裵金钟 ,  崔兑僖 ,  金相秀 ,  李化成 ,  李来寅 ,  李庚旭

IPC: H01L29/78 ,  H01L21/02 ,  H01L21/336

CPC classification number: H01L29/66916 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259 ,  H01L27/1203 ,  H01L29/1054 ,  H01L29/66742 ,  H01L29/78612 ,  H01L29/78621 ,  H01L29/78687 ,  H01L29/802

Abstract: CMOS集成电路器件包括电绝缘层和在电绝缘层上的未形变的硅有源层。并在未形变的硅有源层表面上设置绝缘栅电极。在电绝缘层和未形变的硅有源层之间还设置Si1-xGex层。Si1-xGex层与未形变的硅有源层形成第一结，并具有沿从峰值朝未形变的硅有源层的表面延伸的第一方向单调地降低的渐变Ge浓度。

公开(公告)号：CN108511524B

公开(公告)日：2024-01-16

申请号：CN201710569298.1

申请日：2017-07-13

Applicant: 三星电子株式会社

Inventor： 石城大 ,  宋升珉 ,  裵金钟

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

Abstract: 一种半导体器件可以包括衬底、第一纳米线、栅电极、第一栅极间隔物、第二栅极间隔物、源极/漏极和间隔物连接器。第一纳米线可以在第一方向上延伸并与衬底间隔开。栅电极可以围绕第一纳米线的周边，并且在交叉第一方向的第二方向上延伸，并且包括彼此相对的第一侧壁和第二侧壁。第一栅极间隔物可以形成在栅电极的第一侧壁上。第一纳米线可以穿过第一栅极间隔物。第二栅极间隔物可以形成在栅电极的第二侧壁上。第一纳米线可以穿过第二栅极间隔物。源极/漏极可以设置在栅电极的至少一侧并与第一纳米线连接。间隔物连接器可以设置在第一纳米线与衬底之间。间隔物连接器可以将第一栅极间隔物和第二栅极间隔物彼此连接。

公开(公告)号：CN112466873A

公开(公告)日：2021-03-09

申请号：CN202011457080.5

申请日：2017-02-27

Applicant: 三星电子株式会社

Inventor： 李钟昊 ,  金昊俊 ,  石城大 ,  裵金钟

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体器件被提供，其包括：衬底，具有在垂直于衬底的上表面的方向上突出的突出部分；在衬底上的源/漏区，源/漏区垂直于突出部分的上表面延伸；在源/漏区之间的衬底上的多个纳米片，多个纳米片彼此分离，并且多个纳米片限定在第一方向上延伸的沟道区；在衬底上并且围绕多个纳米片的栅电极，栅电极在交叉第一方向的第二方向上延伸，栅电极包括在第一方向上的长度，所述长度大于多个纳米片中的相邻纳米片之间的间隔；以及在多个纳米片和栅电极之间在衬底上的栅绝缘层。

公开(公告)号：CN111952358A

公开(公告)日：2020-11-17

申请号：CN202010411201.6

申请日：2020-05-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金善昱 ,  朴俊范 ,  金兑映 ,  裵金钟

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L27/02

Abstract: 一种半导体器件包括：第一和第二鳍型图案；与第一和第二鳍型图案交叉的第一和第二栅极图案；第三和第四栅极图案，在第一和第二栅极图案之间且与第一鳍型图案交叉；第五栅极图案，与第二鳍型图案交叉；第六栅极图案，与第二鳍型图案交叉；第一至第三半导体图案，分别设置在第一栅极图案和第三栅极图案之间、第三栅极图案和第四栅极图案之间以及第四栅极图案和第二栅极图案之间；以及第四至第六半导体图案，分别设置在第一栅极图案和第五栅极图案之间、第五栅极图案和第六栅极图案之间以及第六栅极图案和第二栅极图案之间。第一半导体图案至第四半导体图案和第六半导体图案电连接到布线结构，第五半导体图案不连接到布线结构。

公开(公告)号：CN111799255A

公开(公告)日：2020-10-20

申请号：CN202010569036.7

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L21/308 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。

公开(公告)号：CN108962973A

公开(公告)日：2018-12-07

申请号：CN201810496326.6

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。