公开(公告)号：CN118402223A

公开(公告)日：2024-07-26

申请号：CN202280083749.X

申请日：2022-12-09

Applicant: 三星电子株式会社

Inventor： 权埈焕 ,  金兑映 ,  朴汉顶

IPC: H04L67/1008 ,  H04L67/1074 ,  G06F9/50 ,  H04W28/08 ,  H04W28/16 ,  H04W36/12

Abstract: 一种包括分布式单元(DU)的无线接入网络装置的通信方法可以包括以下步骤：借助于缩放控制器，获取与通过第一服务器运行的第一DU的资源利用率相关的信息；借助于缩放控制器，基于与第一DU的资源利用率相关的信息选择第二DU；借助于缩放控制器，在正在处理第一DU的服务的至少一个第一远程单元(RU)当中选择要迁移到第二DU的第二RU；以及借助于第一DU，向第二DU发送与第二RU相关的信息，其中，第一DU的服务可以被配置成由至少一个第一RU当中第二RU以外的其余RU处理。其他各种实施例是可能的。

公开(公告)号：CN107017163B

公开(公告)日：2021-06-08

申请号：CN201610890553.8

申请日：2016-10-12

Applicant: 三星电子株式会社

Inventor： 金东赫 ,  朴起宽 ,  金兑映 ,  申东石

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 用于制造半导体器件的方法包括：形成在基板上突出的鳍型图案；形成交叉鳍型图案的栅电极；通过利用干蚀刻在第一鳍型图案内形成邻近于栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理第一凹陷的表面而形成第二凹陷；以及在第二凹陷中形成外延图案。

公开(公告)号：CN113013162B

公开(公告)日：2024-12-24

申请号：CN202011451826.1

申请日：2020-12-10

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  裵东一 ,  金大元 ,  金兑映 ,  郑朱希 ,  申在训

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件包括：有源图案，在基板上在第一方向上延伸，被分隔区域划分为多个区域，并具有朝向分隔区域暴露的第一边缘部分；第一沟道层、第二沟道层和第三沟道层，垂直地分隔开并顺序地设置在有源图案上；第一栅电极，在第二方向上延伸，与有源图案相交，并围绕第一沟道层、第二沟道层和第三沟道层；源极/漏极区，设置在有源图案上，在第一栅电极的至少一侧，并接触第一沟道层、第二沟道层和第三沟道层；半导体结构，包括交替地堆叠在有源图案上的第一半导体层和第二半导体层，并具有朝向分隔区域暴露的第二边缘部分；以及阻挡层，覆盖半导体结构的上表面、侧表面和第二边缘部分中的至少一个。

公开(公告)号：CN113013162A

公开(公告)日：2021-06-22

申请号：CN202011451826.1

申请日：2020-12-10

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  裵东一 ,  金大元 ,  金兑映 ,  郑朱希 ,  申在训

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件包括：有源图案，在基板上在第一方向上延伸，被分隔区域划分为多个区域，并具有朝向分隔区域暴露的第一边缘部分；第一沟道层、第二沟道层和第三沟道层，垂直地分隔开并顺序地设置在有源图案上；第一栅电极，在第二方向上延伸，与有源图案相交，并围绕第一沟道层、第二沟道层和第三沟道层；源极/漏极区，设置在有源图案上，在第一栅电极的至少一侧，并接触第一沟道层、第二沟道层和第三沟道层；半导体结构，包括交替地堆叠在有源图案上的第一半导体层和第二半导体层，并具有朝向分隔区域暴露的第二边缘部分；以及阻挡层，覆盖半导体结构的上表面、侧表面和第二边缘部分中的至少一个。

公开(公告)号：CN107017163A

公开(公告)日：2017-08-04

申请号：CN201610890553.8

申请日：2016-10-12

Applicant: 三星电子株式会社

Inventor： 金东赫 ,  朴起宽 ,  金兑映 ,  申东石

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC classification number: H01L21/3065 ,  H01L21/02057 ,  H01L21/02658 ,  H01L21/02661 ,  H01L21/31116 ,  H01L29/66795 ,  H01L29/0847 ,  H01L29/785

Abstract: 用于制造半导体器件的方法包括：形成在基板上突出的鳍型图案；形成交叉鳍型图案的栅电极；通过利用干蚀刻在第一鳍型图案内形成邻近于栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理第一凹陷的表面而形成第二凹陷；以及在第二凹陷中形成外延图案。

公开(公告)号：CN114171460A

公开(公告)日：2022-03-11

申请号：CN202110911116.0

申请日：2021-08-09

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  姜明吉 ,  金兑映 ,  裴金钟 ,  赵槿汇

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/06

Abstract: 一种半导体器件，包括：基板；第一纳米线至第六纳米线，在第一方向上延伸并彼此间隔开；第一栅电极至第三栅电极，在第二方向上延伸并分别在基板的第一区域至第三区域上；第一界面层，在第一栅电极与第二纳米线之间，该第一界面层具有第一厚度；第二界面层，在第三栅电极与第六纳米线之间，该第二界面层具有第二厚度。第一栅电极至第三栅电极可以分别围绕第一纳米线和第二纳米线、第三纳米线和第四纳米线以及第五纳米线和第六纳米线。第一内部间隔部可以在第一栅电极至第三栅电极中的至少一个的侧壁上。在第一方向上，第一纳米线的第一长度可以小于第三纳米线的第二长度。

公开(公告)号：CN111952358A

公开(公告)日：2020-11-17

申请号：CN202010411201.6

申请日：2020-05-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金善昱 ,  朴俊范 ,  金兑映 ,  裵金钟

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L27/02

Abstract: 一种半导体器件包括：第一和第二鳍型图案；与第一和第二鳍型图案交叉的第一和第二栅极图案；第三和第四栅极图案，在第一和第二栅极图案之间且与第一鳍型图案交叉；第五栅极图案，与第二鳍型图案交叉；第六栅极图案，与第二鳍型图案交叉；第一至第三半导体图案，分别设置在第一栅极图案和第三栅极图案之间、第三栅极图案和第四栅极图案之间以及第四栅极图案和第二栅极图案之间；以及第四至第六半导体图案，分别设置在第一栅极图案和第五栅极图案之间、第五栅极图案和第六栅极图案之间以及第六栅极图案和第二栅极图案之间。第一半导体图案至第四半导体图案和第六半导体图案电连接到布线结构，第五半导体图案不连接到布线结构。