-
公开(公告)号：CN118676144A
公开(公告)日：2024-09-20
申请号：CN202311384528.9
申请日：2023-10-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一区域上的有源区域和第二区域上的外围有源区域；有源区域上的沟道图案；外围有源区域上的外围沟道图案；沟道图案上的第一栅电极；以及外围沟道图案上的第二栅电极。第二栅电极的线宽大于第一栅电极的线宽，并且第一栅电极和第二栅电极之间的高度差小于约10nm，并且第二栅电极的顶表面具有双凹形状。
-
公开(公告)号：CN109801913B
公开(公告)日：2023-11-07
申请号：CN201811374372.5
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423
Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。
-
公开(公告)号：CN116072674A
公开(公告)日：2023-05-05
申请号：CN202211326451.5
申请日：2022-10-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：衬底，包括在第一方向上延伸的有源区；栅电极，在第二方向上延伸并与有源区交叉，栅电极包括第一电极层和第二电极层；沟道层，在第三方向上彼此间隔开，并且至少部分地被栅电极围绕；源极/漏极区，在栅电极的每一侧有至少一个源极/漏极区，源极/漏极区与沟道层电连接；以及气隙区，沿第三方向在沟道层之间以及最下面的沟道层与有源区之间位于第二电极层中。第一电极层或第二电极层在沟道层的在第三方向上相邻的沟道层之间具有第一厚度，并且在沟道层的侧表面上具有大于第一厚度的第二厚度。
-
公开(公告)号：CN112071895A
公开(公告)日：2020-12-11
申请号：CN202010511924.3
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/04 , H01L29/423 , H01L29/78
Abstract: 提供了一种半导体装置，所述半导体装置包括：有源区，其位于衬底上，并且包括在第一方向上延伸的第一侧壁和第二侧壁；以及外延图案，其位于有源区上，其中，外延图案包括分别从第一侧壁和第二侧壁延伸的第一外延侧壁和第二外延侧壁，第一外延侧壁包括第一外延下侧壁、第一外延上侧壁以及连接第一外延下侧壁和第一外延上侧壁的第一外延连接侧壁，第二外延侧壁包括第二外延下侧壁、第二外延上侧壁以及连接第二外延下侧壁和第二外延上侧壁的第二外延连接侧壁，第一外延上侧壁与第二外延上侧壁之间的距离随着远离有源区而减小，并且第一外延下侧壁和第二外延下侧壁与衬底的顶表面平行地延伸。
-
公开(公告)号：CN104377197A
公开(公告)日：2015-02-25
申请号：CN201410393679.5
申请日：2014-08-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括：衬底，包括第一区和第二区；第一晶体管，提供在第一区上以包括从衬底突出的第一沟道区；以及第二晶体管，提供在第二区上以包括第二沟道区和在衬底与第二沟道区之间延伸的栅电极。第一沟道区可以包括包含与第二沟道区不同的材料的下半导体图案和包含与第二沟道区相同的材料的上半导体图案。
-
Patent Agency Ranking
公开(公告)号：CN112002690B
公开(公告)日：2024-10-18
申请号：CN202010332676.6
申请日：2020-04-24
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/78 , H01L21/336 , H01L21/82
Abstract: 提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中，子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。
-
公开(公告)号：CN110890363B
公开(公告)日：2024-02-23
申请号：CN201910572864.3
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/51 , H01L29/78
Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。
-
公开(公告)号：CN109860298B
公开(公告)日：2024-02-23
申请号：CN201811358045.0
申请日：2018-11-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。
-
公开(公告)号：CN109686790B
公开(公告)日：2023-11-07
申请号：CN201810846316.0
申请日：2018-07-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/417 , H10B10/00 , H01L21/336
Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。
-
公开(公告)号：CN114914240A
公开(公告)日：2022-08-16
申请号：CN202111344437.3
申请日：2021-11-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：第一有源图案和第二有源图案；包括第一半导体图案的第一沟道图案；包括第二半导体图案的第二沟道图案；第一沟道图案和第二沟道图案上的栅电极；以及栅电极与第一沟道图案和第二沟道图案之间的栅介电层。所述栅电极包括：第一半导体图案之间的第一内栅电极；第二半导体图案之间的第二内栅电极；以及第一半导体图案和第二半导体图案外部的外栅电极。所述第一内栅电极和所述第二内栅电极在最上方第一半导体图案和最上方第二半导体图案的底表面上。所述外栅电极在所述最上方第一半导体图案和所述最上方第二半导体图案的顶表面和侧壁上。所述第一内栅电极和所述第二内栅电极具有不同的功函数。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.023 seconds)
