-
公开(公告)号：CN117438445A
公开(公告)日：2024-01-23
申请号：CN202310485950.7
申请日：2023-04-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/08 , H01L23/538 , H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置和制造该半导体装置的方法，所述半导体装置包括：基底，包括有源图案；一对沟道图案，在有源图案上沿第一方向彼此间隔开，所述一对沟道图案中的每个包括竖直地堆叠的半导体图案；源极/漏极图案，在所述一对沟道图案之间；一对栅电极，在所述一对沟道图案上；有源接触件，在所述一对栅电极之间；以及外间隔件，在所述一对栅电极的侧表面上。利用其间的有源接触件而彼此间隔开的外间隔件之间的距离小于源极/漏极图案在半导体图案之中的最上面的半导体图案的上表面所处的第一水平处在第一方向上的宽度。
-
公开(公告)号：CN114551447A
公开(公告)日：2022-05-27
申请号：CN202111369158.2
申请日：2021-11-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
-
公开(公告)号：CN107482047B
公开(公告)日：2022-04-12
申请号：CN201710390940.X
申请日：2017-05-27
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体装置，其包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。
-
公开(公告)号：CN112103342A
公开(公告)日：2020-12-18
申请号：CN202010223071.3
申请日：2020-03-26
Applicant: 三星电子株式会社
Abstract: 一种集成电路包括：鳍式有源区，从衬底突出；多个半导体图案，位于所述鳍式有源区的上表面上；栅电极，围绕所述多个半导体图案并且包括主栅极部分和子栅极部分，所述主栅极部分位于所述多个半导体图案中的最上面的半导体图案上，所述子栅极部分分别位于所述鳍式有源区与所述多个半导体图案中的最下方的半导体图案之间以及所述多个半导体图案之间；间隔物结构，设置在所述主栅极部分的侧壁上；以及源极/漏极区，位于所述栅电极的一侧。所述源极/漏极区连接到所述多个半导体图案并且接触所述间隔物结构的底表面。所述最上面的半导体图案的顶部部分具有第一宽度。所述最上面的半导体图案的底部部分具有小于所述第一宽度的第二宽度。
-
公开(公告)号：CN111952370A
公开(公告)日：2020-11-17
申请号：CN202010159988.1
申请日：2020-03-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L29/417 , H01L29/423
Abstract: 提供了一种半导体器件。所述半导体器件包括：有源图案，所述有源图案位于衬底上，所述有源图案在平行于衬底的上表面的第一方向上延伸；栅极结构，所述栅极结构位于所述有源图案上，所述栅极结构在平行于衬底的上表面并且与所述第一方向相交的第二方向上延伸；沟道，所述沟道在垂直于衬底的上表面的第三方向上彼此间隔开，每个所述沟道延伸穿过所述栅极结构；源极/漏极层，所述源极/漏极层位于所述有源图案的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道；以及牺牲图案，所述牺牲图案位于所述有源图案的所述部分在所述第二方向上的相对边缘中的每一边缘的上表面上，所述牺牲图案接触所述源极/漏极层的侧壁的下部并且包含硅锗。
-
Patent Agency Ranking
公开(公告)号：CN109585559B
公开(公告)日：2024-11-15
申请号：CN201811138537.9
申请日：2018-09-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。
-
公开(公告)号：CN109904156B
公开(公告)日：2024-05-24
申请号：CN201811444764.4
申请日：2018-11-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/423
Abstract: 本申请提供了一种半导体器件。所述半导体器件可以包括：位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。
-
公开(公告)号：CN117374077A
公开(公告)日：2024-01-09
申请号：CN202310763140.3
申请日：2023-06-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L29/10 , H01L23/538
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区域，在基底上；沟道层，在有源区域上且彼此间隔开，并且包括下沟道层和上沟道层；中间绝缘层，最上面的下沟道层与最下面的上沟道层之间；栅极，与有源区域交叉，并且包括围绕下沟道层的下栅电极和围绕上沟道层的上栅电极；绝缘图案，在中间绝缘层的一侧上位于上栅电极与下栅电极之间；源/漏区，在栅极的至少一侧上，并且包括连接到下沟道层的下源/漏区和连接到上沟道层的上源/漏区；以及接触插塞，包括连接到下源/漏区的水平延伸部和连接到水平延伸部的竖直延伸部。
-
公开(公告)号：CN108573925B
公开(公告)日：2023-08-15
申请号：CN201810192341.1
申请日：2018-03-08
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。
-
公开(公告)号：CN112002690A
公开(公告)日：2020-11-27
申请号：CN202010332676.6
申请日：2020-04-24
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/78 , H01L21/336 , H01L21/82
Abstract: 提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中，子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.03 seconds)
