-
公开(公告)号：CN110534561B
公开(公告)日：2024-07-19
申请号：CN201910141074.X
申请日：2019-02-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。
-
公开(公告)号：CN110265394B
公开(公告)日：2024-05-03
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
公开(公告)号：CN116895654A
公开(公告)日：2023-10-17
申请号：CN202310262352.3
申请日：2023-03-14
Applicant: 三星电子株式会社
IPC: H01L27/06
Abstract: 一种半导体器件包括具有彼此相对的第一表面和第二表面的半导体主体。半导体主体包括：第一阱区，具有第一导电类型；第二阱区和第三阱区，在第一方向上通过第一阱区彼此间隔开并且具有第二导电类型，第一阱区介于第二阱区和第三阱区之间；第一掺杂区，在第一阱区中沿与第一方向相交的第二方向上彼此间隔开；第二掺杂区，与第二阱区相邻并且具有第二导电类型；以及第三掺杂区，与第三阱区相邻并且具有第二导电类型。半导体主体的第二表面包括第一阱区、第二阱区、第三阱区、多个第一掺杂区、第二掺杂区和第三掺杂区的底表面。
-
公开(公告)号：CN109494253A
公开(公告)日：2019-03-19
申请号：CN201811054979.5
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了垂直场效应晶体管(vFET)和包括其的半导体器件。该vFET包括在衬底的上部处并掺杂以第一杂质的第一杂质区。第一扩散控制图案形成在第一杂质区上。第一扩散控制图案配置为控制第一杂质的扩散。沟道在与衬底的上表面基本上正交的垂直方向上延伸。第二杂质区在沟道上并掺杂以第二杂质。第二扩散控制图案在沟道与第二杂质区之间。第二扩散控制图案配置为控制第二杂质的扩散。栅极结构与沟道相邻。
-
公开(公告)号：CN108511526A
公开(公告)日：2018-09-07
申请号：CN201810156564.2
申请日：2018-02-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上，第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。
-
Patent Agency Ranking
公开(公告)号：CN101325088A
公开(公告)日：2008-12-17
申请号：CN200810110171.4
申请日：2008-06-13
Applicant: 三星电子株式会社
CPC classification number: G11C16/16 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 本发明提供一种非易失性存储装置及其操作方法，所述操作方法为可靠地操作可高度集成的非易失性存储装置的方法。所述非易失性存储装置可以包括在位线和共源线之间的串选择晶体管、多个存储晶体管和地选择晶体管。在非易失性存储装置中，可以通过将擦除电压施加到位线或共源线来从存储晶体管擦除数据。
-
公开(公告)号：CN120035214A
公开(公告)日：2025-05-23
申请号：CN202411088047.8
申请日：2024-08-09
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括下晶体管和位于比下晶体管高的垂直水平处的上晶体管。下晶体管包括下源极/漏极区以及与下源极/漏极区的侧表面接触的下栅极结构和下隔离绝缘层。上晶体管包括上源极/漏极区以及与上源极/漏极区的侧表面接触的上栅极结构和上隔离绝缘层。下隔离绝缘层的底表面位于与下栅极结构的底表面相同的垂直水平处。
-
公开(公告)号：CN119486256A
公开(公告)日：2025-02-18
申请号：CN202411015795.3
申请日：2024-07-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：半导体堆叠体，所述半导体堆叠体具有第一表面和第二表面，并且包括堆叠在其中的具有不同组分的半导体层，其中，所述半导体堆叠体具有在所述第二表面中的凹部和穿透所述半导体堆叠体的通孔；多个无源栅极结构，所述多个无源栅极结构设置在所述半导体堆叠体的所述第二表面上；第一导电类型外延图案，所述第一导电类型外延图案设置在所述通孔中并连接到所述半导体堆叠体中的第一杂质区；第二导电类型外延图案，所述第二导电类型外延图案设置在所述凹部中并连接到所述半导体堆叠体中的第二杂质区；第一接触，所述第一接触连接到所述第一导电类型外延图案；以及第二接触，所述第二接触连接到所述第二导电类型外延图案。
-
公开(公告)号：CN109494220B
公开(公告)日：2023-12-22
申请号：CN201810639708.X
申请日：2018-06-20
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L29/775 , H01L21/8234 , B82Y10/00
Abstract: 本公开提供一种半导体器件及其制造方法，所述半导体器件包括：衬底；垂直沟道结构，包括在第一方向上延伸的一对有源鳍及夹置在所述一对有源鳍之间的绝缘部分，所述第一方向垂直于所述衬底的上表面；上源极/漏极，设置在所述垂直沟道结构上；下源极/漏极，设置在所述垂直沟道结构下方及所述衬底上；栅极电极，设置在所述上源极/漏极与所述下源极/漏极之间且环绕所述垂直沟道结构；以及栅极介电层，设置在所述栅极电极与所述垂直沟道结构之间。所述栅极电极与所述上源极/漏极之间在所述第一方向上的间隔可小于所述栅极电极与所述下源极/漏极之间在所述第一方向上的间隔。本公开的半导体器件具有适于按比例缩放的结构。
-
公开(公告)号：CN115602685A
公开(公告)日：2023-01-13
申请号：CN202210429276.6
申请日：2022-04-22
Applicant: 三星电子株式会社(KR)
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.03 seconds)
