-
公开(公告)号：CN119069512A
公开(公告)日：2024-12-03
申请号：CN202410654551.3
申请日：2024-05-24
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L27/088 , H01L27/092 , H01L27/12
Abstract: 提供了一种半导体器件，该半导体器件包括：设置在基板上的有源图案；在有源图案上的源极/漏极图案；沟道图案，配置为电连接源极/漏极图案并包括在垂直于基板的上表面的第一方向上彼此间隔开的堆叠的半导体图案；栅极图案，配置为在沟道图案上在平行于基板的上表面的第二方向上在源极/漏极图案之间并具有主栅极部分和子栅极部分；以及在子栅极部分和源极/漏极图案之间的内栅极间隔物。相邻源极/漏极图案之间沿着子栅极部分中的给定一个的在第二方向上的第一距离大于所述相邻源极/漏极图案之间穿过半导体图案的在第二方向上的第二距离。
-
公开(公告)号：CN117747663A
公开(公告)日：2024-03-22
申请号：CN202310998041.3
申请日：2023-08-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/088
Abstract: 一种半导体装置可以包括：有源区域，其在第一方向上延伸；多个沟道层，其位于有源区域上以彼此间隔开；栅极结构，其分别围绕多个沟道层；以及源极/漏极区域，其在栅极结构的至少一侧上位于有源区域上，并且接触多个沟道层，其中，栅极结构可以包括位于多个沟道层之中的最上的沟道层上的上部和在与多个沟道层竖直地重叠的区域中位于多个沟道层中的每一个之间的下部，其中，多个沟道层中的每一个在第一方向上的宽度可以小于栅极结构的下部之中的与相应的沟道层相邻的栅极结构的下部在第一方向上的宽度。
-
公开(公告)号：CN110890363B
公开(公告)日：2024-02-23
申请号：CN201910572864.3
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/51 , H01L29/78
Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。
-
公开(公告)号：CN115148817A
公开(公告)日：2022-10-04
申请号：CN202210245403.7
申请日：2022-03-11
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/423
Abstract: 一种半导体器件，包括：第一有源区和第二有源区，在第一方向上延伸并且在第二方向上分别具有第一宽度和第二宽度，第二宽度大于第一宽度；连接区，连接到第一有源区和第二有源区并且在所述第二方向上具有在第一宽度与第二宽度之间的第三宽度；第一栅结构和第二栅结构，分别与第一有源区和第二有源区交叉并且在第二方向上延伸；以及虚设结构，与连接区的至少一部分交叉，在所述第二方向上延伸，并且在第一方向上在第一栅结构与第二栅结构之间。虚设结构包括：第一图案部和第二图案部，在第一方向上与第一栅结构的侧表面分别间隔开第一距离和第二距离，第二距离大于所述第一距离。
-
公开(公告)号：CN119300461A
公开(公告)日：2025-01-10
申请号：CN202410835867.2
申请日：2024-06-26
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件及其制造方法。一种示例半导体器件包括：基板，包括有源图案；沟道图案，包括半导体图案；源极/漏极图案，连接到半导体图案；内栅电极，在两个相邻的半导体图案之间；内栅极电介质层；以及内高k电介质层，在内栅电极和内栅极电介质层之间。内栅极电介质层包括上电介质层、下电介质层和内间隔物。内间隔物的第一厚度大于上电介质层或下电介质层的第二厚度。第一厚度大于内高k电介质层的第三厚度。
-
Patent Agency Ranking
公开(公告)号：CN116978908A
公开(公告)日：2023-10-31
申请号：CN202310228845.5
申请日：2023-03-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L29/10 , B82Y10/00
Abstract: 可以提供一种半导体器件，其包括：衬底；第一有源图案和第二有源图案，在衬底上在第一水平方向上延伸，第二有源图案在第一水平方向上与第一有源图案分开；第一纳米片，在第一有源图案上在垂直方向上彼此分开；第二纳米片，在第一有源图案和第二有源图案上在垂直方向彼此分开；栅电极，在第一有源图案上在与第一水平方向不同的第二水平方向上延伸并且围绕第一纳米片；源极/漏极区，位于第一纳米片和第二纳米片之间；有源切口部，在垂直方向上穿透第二纳米片，延伸到衬底，并且将第一有源图案与第二有源图案分开；以及牺牲层，位于源极/漏极区与有源切口部之间，与有源切口部接触，并且包括硅锗。
-
公开(公告)号：CN114944363A
公开(公告)日：2022-08-26
申请号：CN202111190682.3
申请日：2021-10-13
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 公开了半导体装置。所述半导体装置包括多个栅极结构和多个分离图案，多个栅极结构在基底上沿第一方向彼此间隔开并且在与第一方向交叉的第二方向上延伸，多个分离图案分别穿透多个栅极结构中的紧邻的栅极结构。多个分离图案中的每个将紧邻的栅极结构中的对应的一个栅极结构分离成在第二方向上彼此间隔开的一对栅极结构。多个分离图案沿着第一方向彼此间隔开并且对齐。
-
公开(公告)号：CN110890363A
公开(公告)日：2020-03-17
申请号：CN201910572864.3
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/51 , H01L29/78
Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。
-
公开(公告)号：CN118866950A
公开(公告)日：2024-10-29
申请号：CN202410457452.6
申请日：2024-04-16
Applicant: 三星电子株式会社
IPC: H01L29/732 , H01L27/082
Abstract: 提供了一种半导体器件。所述半导体器件包括：衬底，所述衬底具有第一导电类型；阱区，所述阱区在所述衬底中具有第二导电类型；杂质注入区，所述杂质注入区在所述阱区中具有所述第一导电类型；元件分离图案，所述元件分离图案位于所述衬底中；第一鳍状图案，所述第一鳍状图案在所述杂质注入区中由所述元件分离图案限定；第二鳍状图案，所述第二鳍状图案在所述阱区中由所述元件分离图案限定；以及第三鳍状图案，所述第三鳍状图案在所述衬底中由所述元件分离图案限定，其中，所述第一鳍状图案是单个鳍状图案，并且所述杂质注入区的整个下边界与所述阱区接触。
-
公开(公告)号：CN118825025A
公开(公告)日：2024-10-22
申请号：CN202410072022.2
申请日：2024-01-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/08 , H01L29/06 , H01L21/8238
Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案；源极/漏极图案，所述源极/漏极图案连接到所述多个半导体图案；栅电极，所述栅电极位于所述多个半导体图案上；和阻挡层，所述阻挡层位于所述源极/漏极图案和所述有源图案之间，其中，所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面，所述阻挡层包括硅锗(SiGe)，并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.022 seconds)
