公开(公告)号：CN119630052A

公开(公告)日：2025-03-14

申请号：CN202410520463.4

申请日：2024-04-28

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  姜明吉 ,  孙炳禧

IPC: H10D84/83 ,  H01L23/48 ,  H10D84/03 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 一种半导体包括：衬底；第一有源图案和第二有源图案，在衬底上，并且在第一水平方向上延伸；第一栅电极，在第一有源图案上，并且在第二水平方向上延伸；第二栅电极，在第二有源图案上，并且在第二水平方向上延伸；有源切割沟槽，在第二水平方向上延伸，并且在第一栅电极和第二栅电极之间；有源切割件，包括第一层和在第一层上的第二层；第一源/漏区，在第一栅电极和有源切割件之间，并且在第一有源图案上；以及第一源/漏接触部，在第一源/漏区上，其中第一源/漏接触部的至少一部分在竖直方向上与第一层重叠。

公开(公告)号：CN118693085A

公开(公告)日：2024-09-24

申请号：CN202410297456.2

申请日：2024-03-15

Applicant: 三星电子株式会社

Inventor： 孙炳禧 ,  姜明吉 ,  金洞院 ,  金钟守 ,  卢昶佑 ,  朴范琎

IPC: H01L27/088 ,  H01L21/8234 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 半导体装置包括：有源区域，在第一水平方向上延伸；纳米片堆叠件，与有源区域分开；多个栅极结构，在第二水平方向上延伸并且包括多个栅电极；多个源极/漏极区域，布置在所述多个栅极结构的侧壁上；以及器件隔离层，在垂直方向上延伸，其中，所述多个栅极结构包括第一栅极结构和第二栅极结构，在第一栅极结构中，源极/漏极区域布置在一个侧壁上并且器件隔离层布置在另一侧壁上，在第二栅极结构中，源极/漏极区域布置在两个侧壁上，其中，第一栅极结构的所述多个栅电极包括多个子栅电极和位于最上端的主栅电极，并且内部间隔件在器件隔离层与所述多个子栅电极之间。

公开(公告)号：CN118825025A

公开(公告)日：2024-10-22

申请号：CN202410072022.2

申请日：2024-01-18

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  姜明吉 ,  金洞院 ,  金钟守 ,  朴范琎 ,  孙炳禧

IPC: H01L27/092 ,  H01L29/08 ,  H01L29/06 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案；源极/漏极图案，所述源极/漏极图案连接到所述多个半导体图案；栅电极，所述栅电极位于所述多个半导体图案上；和阻挡层，所述阻挡层位于所述源极/漏极图案和所述有源图案之间，其中，所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面，所述阻挡层包括硅锗(SiGe)，并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。