公开(公告)号：CN119300461A

公开(公告)日：2025-01-10

申请号：CN202410835867.2

申请日：2024-06-26

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  金永权 ,  金钟守 ,  庾烋旻 ,  郑秀真

IPC: H10D84/85 ,  H10D64/27 ,  H10D84/03

Abstract: 本公开涉及半导体器件及其制造方法。一种示例半导体器件包括：基板，包括有源图案；沟道图案，包括半导体图案；源极/漏极图案，连接到半导体图案；内栅电极，在两个相邻的半导体图案之间；内栅极电介质层；以及内高k电介质层，在内栅电极和内栅极电介质层之间。内栅极电介质层包括上电介质层、下电介质层和内间隔物。内间隔物的第一厚度大于上电介质层或下电介质层的第二厚度。第一厚度大于内高k电介质层的第三厚度。

公开(公告)号：CN116978908A

公开(公告)日：2023-10-31

申请号：CN202310228845.5

申请日：2023-03-10

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  赵槿汇

IPC: H01L27/088 ,  H01L29/08 ,  H01L29/10 ,  B82Y10/00

Abstract: 可以提供一种半导体器件，其包括：衬底；第一有源图案和第二有源图案，在衬底上在第一水平方向上延伸，第二有源图案在第一水平方向上与第一有源图案分开；第一纳米片，在第一有源图案上在垂直方向上彼此分开；第二纳米片，在第一有源图案和第二有源图案上在垂直方向彼此分开；栅电极，在第一有源图案上在与第一水平方向不同的第二水平方向上延伸并且围绕第一纳米片；源极/漏极区，位于第一纳米片和第二纳米片之间；有源切口部，在垂直方向上穿透第二纳米片，延伸到衬底，并且将第一有源图案与第二有源图案分开；以及牺牲层，位于源极/漏极区与有源切口部之间，与有源切口部接触，并且包括硅锗。

公开(公告)号：CN109994386B

公开(公告)日：2023-10-31

申请号：CN201811561918.8

申请日：2018-12-20

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  金文铉 ,  吴汉洙 ,  黄成万 ,  金洞院

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 提供了半导体器件及其制造方法。所述方法包括：在衬底上形成从衬底突出并在一个方向上延伸的有源图案；在有源图案上形成牺牲栅极结构，该牺牲栅极结构在与有源图案交叉的方向上延伸；在牺牲栅极结构的侧表面上形成第一间隔物，该第一间隔物包括在比有源图案的顶表面低的水平面处的第一部分和在第一部分上的第二部分；以及减小第一间隔物的第二部分的厚度。

公开(公告)号：CN116779612A

公开(公告)日：2023-09-19

申请号：CN202211650576.3

申请日：2022-12-21

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  姜明吉 ,  金奇范 ,  金洞院

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件。所述半导体器件包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。第一有源接触件的底表面位于第一水平处，并且第二有源接触件的底表面位于高于第一水平的第二水平处。第三有源接触件的底表面位于高于第二水平的第三水平处。

公开(公告)号：CN107039444B

公开(公告)日：2023-06-02

申请号：CN201610989840.4

申请日：2016-11-10

Applicant: 三星电子株式会社

Inventor： 李东勋 ,  权兑勇 ,  金洞院

IPC: H10B10/00

Abstract: 一种静态随机存取存储器装置包括第一晶体管、第二晶体管及第三晶体管，所述第一晶体管、第二晶体管及第三晶体管分别用作通门晶体管、下拉晶体管及上拉晶体管。每一晶体管的沟道区可包括垂直堆叠在衬底上的多个半导体片材。用作第一晶体管的沟道区及第二晶体管的沟道区的半导体片材可具有比用作第三晶体管的沟道区的半导体片材大的宽度。

公开(公告)号：CN114497040A

公开(公告)日：2022-05-13

申请号：CN202110971178.0

申请日：2021-08-23

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  权相德 ,  金大新 ,  金洞院 ,  朴容喜 ,  赵学柱

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：第一有源图案和第二有源图案，分别在衬底的第一有源区和第二有源区上；栅电极，在第一沟道图案和第二沟道图案上；有源接触，与第一源极/漏极图案和第二源极/漏极图案中的至少一个电连接；栅极接触，与栅电极电连接；第一金属层，在有源接触和栅极接触上，并包括第一电力线和第二电力线；以及第一栅极切割图案和第二栅极切割图案，在第一电力线和第二电力线下方。第一有源图案可以包括在一对第一源极/漏极图案之间的第一沟道图案。第二有源图案可以包括在一对第二源极/漏极图案之间的第二沟道图案。第一栅极切割图案和第二栅极切割图案可以分别覆盖第一沟道图案和第二沟道图案的最外侧表面。

公开(公告)号：CN114078948A

公开(公告)日：2022-02-22

申请号：CN202110534075.8

申请日：2021-05-17

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  赵槿汇 ,  姜明吉 ,  金锡勳 ,  金洞院 ,  朴判贵 ,  申东石

IPC: H01L29/06 ,  H01L27/02

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：鳍型有源区，在基底上沿着第一水平方向；器件隔离层，位于鳍型有源区的相对的侧壁上；栅极结构，沿着与第一水平方向交叉的第二水平方向，栅极结构位于鳍型有源区上并位于器件隔离层上；以及源极/漏极区，位于鳍型有源区上，源极/漏极区与栅极结构相邻并包括顺序地堆叠在鳍型有源区上的外阻挡层、内阻挡层和主体层，并且外阻挡层和主体层中的每个包括Si1‑xGex层，其中，x≠0，并且内阻挡层包括Si层。

公开(公告)号：CN110890363A

公开(公告)日：2020-03-17

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。

公开(公告)号：CN110364526A

公开(公告)日：2019-10-22

申请号：CN201910084747.2

申请日：2019-01-29

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/423 ,  H01L21/8234

Abstract: 提供了一种半导体器件，其包括彼此间隔开并沿第一方向延伸的第一多沟道有源图案和第二多沟道有源图案。该半导体器件还包括第一栅极结构和第二栅极结构，其分别在第一多沟道有源图案和第二多沟道有源图案上、沿第二方向延伸并分别包括第一栅极绝缘膜和第二栅极绝缘膜。第一多沟道有源图案的侧壁包括与第一栅极绝缘膜接触的第一部分、不与第一栅极绝缘膜接触的第二部分、与第二栅极绝缘膜接触的第三部分和不与第二栅极绝缘膜接触的第四部分。另外，第一多沟道有源图案的第一部分的高度大于第一多沟道有源图案的第三部分的高度。

公开(公告)号：CN109755319A

公开(公告)日：2019-05-14

申请号：CN201811042219.2

申请日：2018-09-07

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底；鳍结构，在与基底的上表面垂直的方向上从基底突出，鳍结构包括第一鳍区和第二鳍区，第一鳍区在第一方向上延伸，第二鳍区在与第一方向不同的第二方向上延伸；源/漏区，设置在鳍结构上；栅极结构，与鳍结构交叉；第一接触件，连接到源/漏区中的一个；第二接触件，连接到栅极结构并且在平面图中位于第二鳍区之间。