-
公开(公告)号：CN114068530A
公开(公告)日：2022-02-18
申请号：CN202110878115.0
申请日：2021-07-30
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件，包括：衬底，具有设置有沟道图案的有源区；器件隔离层，包括限定有源区的第一部、以及包围沟道图案的第一部分的第二部；上外延图案，设置在沟道图案的顶表面上；栅电极，包围沟道图案的第二部分并且在第一方向上延伸；栅间隔物，在栅电极上；层间介电层，在栅间隔物上；以及气隙，在栅电极的底表面和器件隔离层的第二部之间。气隙的至少一部分与栅电极竖直地重叠。沟道图案的第二部分高于沟道图案的第一部分。
-
公开(公告)号：CN109585527A
公开(公告)日：2019-04-05
申请号：CN201811060645.9
申请日：2018-09-12
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括：基底掩埋绝缘膜，其覆盖衬底上的鳍型有源区的下侧壁；隔离图案，其具有比基底掩埋绝缘膜的顶表面高的顶表面；以及栅极线，其覆盖鳍型有源区的沟道部分。栅极线具有上栅极和下栅极，上栅极覆盖沟道部分的上部，下栅极从上栅极朝向衬底突出并填充沟道部分的下侧壁与隔离图案的上侧壁之间的空间。
-
公开(公告)号：CN109994386A
公开(公告)日：2019-07-09
申请号：CN201811561918.8
申请日：2018-12-20
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 提供了半导体器件及其制造方法。所述方法包括：在衬底上形成从衬底突出并在一个方向上延伸的有源图案；在有源图案上形成牺牲栅极结构，该牺牲栅极结构在与有源图案交叉的方向上延伸；在牺牲栅极结构的侧表面上形成第一间隔物，该第一间隔物包括在比有源图案的顶表面低的水平面处的第一部分和在第一部分上的第二部分；以及减小第一间隔物的第二部分的厚度。
-
公开(公告)号：CN106981485A
公开(公告)日：2017-07-25
申请号：CN201610873691.5
申请日：2016-09-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H03K19/0185
Abstract: 本发明公开了一种CMOS器件和CMOS反相器。CMOS器件包括：衬底，其具有在第一方向上延伸且由器件隔离层限定的有源线，所述衬底被划分为NMOS区、PMOS区以及介于NMOS区与PMOS区之间且具有器件隔离层而不具有有源线的边界区；栅线，其在第二方向上延伸与有源线交叉，并且具有位于NMOS区中的有源线上的第一栅极结构、位于PMOS区中的有源线上的第二栅极结构以及位于边界区中的器件隔离层上的第三栅极结构。第三栅极结构的电阻和寄生电容小于第一栅极结构和第二栅极结构的电阻和寄生电容。因此，可获得CMOS器件更好的AC性能和DC性能。
-
公开(公告)号：CN111312801B
公开(公告)日：2025-01-21
申请号：CN201910949506.X
申请日：2019-10-08
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 提供了一种半导体装置。半导体装置包括在第一方向上延伸的栅极结构。半导体装置包括有源图案，其与栅极结构相交并具有在第一方向上的宽度和在第二方向上的高度。宽度小于高度。另外，半导体装置包括电连接到有源图案的源极/漏极区。
-
Patent Agency Ranking
公开(公告)号：CN115000066A
公开(公告)日：2022-09-02
申请号：CN202210185336.4
申请日：2022-02-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区，在基底上沿第一方向延伸；栅极结构，与有源区交叉，并且在基底上沿第二方向上延伸；源区/漏区，位于其中有源区在栅极结构中的每个的两侧上凹陷的凹陷区域中；以及接触插塞，连接到源区/漏区，其中，源区/漏区中的每个源区/漏区包括第一外延层和第二外延层，第一外延层和第二外延层在与基底的上表面垂直的第三方向上在凹陷区域中顺序堆叠在有源区上，并且其中，在源区/漏区中的不同源区/漏区中，第一外延层在第三方向上的厚度与第二外延层在第三方向上的厚度的比是不同的。
-
公开(公告)号：CN114068532A
公开(公告)日：2022-02-18
申请号：CN202110455007.2
申请日：2021-04-26
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/10
Abstract: 一种多沟道绝缘体上半导体(SOI)晶体管包括：衬底，所述衬底上具有电绝缘层和位于所述电绝缘层上的半导体有源层。还设置了掩埋在所述半导体有源层内的间隔开的绝缘栅电极的竖直堆叠。该竖直堆叠包括邻近所述电绝缘层延伸的第一绝缘栅电极和与所述半导体有源层的表面间隔开的第(N‑1)绝缘栅电极，其中，N是大于2的正整数。第N绝缘栅电极设置在所述半导体有源层的所述表面上。成对的源极/漏极区域设置在所述半导体有源层内。这些源极/漏极区域邻近所述间隔开的绝缘栅电极的竖直堆叠的相对两侧延伸。在这些方面中的一些方面，所述半导体有源层在所述成对的源极/漏极区域与所述电绝缘层之间延伸，而所述第一绝缘栅电极接触所述电绝缘层。
-
公开(公告)号：CN106549042B
公开(公告)日：2020-05-26
申请号：CN201610674649.0
申请日：2016-08-16
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 本公开提供了具有第一栅极电极和第二栅极电极的半导体器件。该半导体器件包括：基板；有源区域，在基板上在第一方向上延伸；第一栅极电极，跨过有源区域并在第一方向上延伸；以及第二栅极电极，在第一栅极电极上在第二方向上延伸，其中第一栅极电极在第一方向上具有第一宽度，并且其中第二栅极电极在第一方向上具有第二宽度，第二宽度小于第一宽度。
-
公开(公告)号：CN106549042A
公开(公告)日：2017-03-29
申请号：CN201610674649.0
申请日：2016-08-16
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 本公开提供了具有第一栅极电极和第二栅极电极的半导体器件。该半导体器件包括：基板；有源区域，在基板上在第一方向上延伸；第一栅极电极，跨过有源区域并在第一方向上延伸；以及第二栅极电极，在第一栅极电极上在第二方向上延伸，其中第一栅极电极在第一方向上具有第一宽度，并且其中第二栅极电极在第一方向上具有第二宽度，第二宽度小于第一宽度。
-
公开(公告)号：CN109585527B
公开(公告)日：2024-02-06
申请号：CN201811060645.9
申请日：2018-09-12
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括：基底掩埋绝缘膜，其覆盖衬底上的鳍型有源区的下侧壁；隔离图案，其具有比基底掩埋绝缘膜的顶表面高的顶表面；以及栅极线，其覆盖鳍型有源区的沟道部分。栅极线具有上栅极和下栅极，上栅极覆盖沟道部分的上部，下栅极从上栅极朝向衬底突出并填充沟道部分的下侧壁与隔离图案的上侧壁之间的空间。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.058 seconds)
