-
公开(公告)号：CN119923966A
公开(公告)日：2025-05-02
申请号：CN202380064411.4
申请日：2023-09-01
Applicant: 国际商业机器公司
Abstract: 一种半导体器件，例如集成电路、微处理器、晶片等，包括在相同区域类型(例如p型区域或n型区域等)内的第一栅极全环绕场效应晶体管(GAA FET)(303)和第二GAA FET(313,323,333)，其中在相同区域内具有相对异质的沟道。第一GAA FET包括第一沟道材料的多个第一沟道(例如，SiGex包覆的沟道)(482,486,490)。第二GAA FET包括第二沟道材料的多个第二沟道(例如，SiGey包覆的沟道、Si沟道等)(382,386,390)。GAA FET可以具有不同的沟道结构，例如相对不同的沟道长度。异质沟道可以通过允许调整或调节在相似区域类型中在不同位置或当用于不同应用中时的GAA FET的沟道迁移率的能力来提供改进的GAA FET器件性能。
-
公开(公告)号：CN119922986A
公开(公告)日：2025-05-02
申请号：CN202510134716.9
申请日：2025-02-07
Applicant: 苏州一零微电子有限公司
Abstract: 本发明提供一种提高抗闩锁能力的版图结构，包括NWELL区、PWELL区、第一P+接触区、第二P+接触区、第一N+接触区、第二N+接触区、第一有源区、第二有源区、第一多晶栅极、第二多晶栅极、第三多晶栅极、接触孔、第一金属、第二金属、第三金属、第四金属，本发明改进了现有的PMOS+NMOS驱动晶体管版图结构，从减小寄生晶体管基极电阻的角度，运用衬底接触与源区接触贴近式的设计提搞了抗闩锁能力，从版图设计的角度提高了驱动电路的鲁棒性。
-
公开(公告)号：CN119922972A
公开(公告)日：2025-05-02
申请号：CN202411025594.1
申请日：2024-07-30
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件，其包括：第一源极/漏极区；以及在第一源极/漏极区的第一部分上的第一接触结构；以及在第一源极/漏极区的第二部分上的第二接触结构，其中第一接触结构和第二接触结构中的至少一个被配置为将第一源极/漏极区连接到用于信号路由的另一电路元件或电压源。
-
公开(公告)号：CN119922960A
公开(公告)日：2025-05-02
申请号：CN202510101452.7
申请日：2025-01-22
Applicant: 芯联越州集成电路制造(绍兴)有限公司
Abstract: 本发明提供一种半导体器件及其制造方法，半导体器件包括：基底；第一钝化层，形成于所述基底上；栅极，形成于所述第一钝化层中，所述栅极贯穿所述第一钝化层；源极和漏极，形成于所述栅极两侧的所述第一钝化层中，所述源极和所述漏极贯穿所述第一钝化层，所述栅极与所述漏极之间的所述第一钝化层中形成有至少一个凹槽；第一场板，形成于所述第一钝化层上，且所述第一场板填充所述至少一个凹槽。本发明的技术方案使得器件的击穿电压得到提高。
-
公开(公告)号：CN119922959A
公开(公告)日：2025-05-02
申请号：CN202510247949.X
申请日：2025-03-03
Applicant: 上海积塔半导体有限公司
Abstract: 本发明提供一种IGBT器件的终端结构、制作方法及IGBT器件，该终端结构通过在多晶硅层的特定位置形成开口，通过底层介质层填充该开口并叠加中间介质层形成梯度复合介质层结构。该结构能够有效引导电场从第一导电类型阱区边缘等高曲率区域向低场强区域扩散，有效抑制电场峰值集中。同时终端结构中开口区域介质层的增厚设计能够强化局部耐压，增强界面耐压能力。上述双重机制协同作用，有效提升器件整体耐压性能。此外，本发明避免了传统场限环结构所需的深结离子注入和高温推结等复杂工艺，在简化制造工艺、降低成本的同时，消除了深结工艺及高温推结过程中可能引发的晶圆翘曲、晶格损伤及漏电流劣化等问题，显著提升器件可靠性和整体性能。
-
Patent Agency Ranking
公开(公告)号：CN119922941A
公开(公告)日：2025-05-02
申请号：CN202510165223.1
申请日：2025-02-14
Applicant: 南京盛鑫半导体材料有限公司 , 南京国盛电子有限公司
Abstract: 本发明公开了一种硅基AlGaN/GaN HEMT外延结构及其生长方法，包括从下至上依次层叠的硅衬底、AlN缓冲层、阶梯AlGaN应力释放层、GaN晶种铺垫粗化层、GaN外延层、第一AlN插入层、第一C掺杂GaN层、第二AlN插入层、第二C掺杂GaN层、第三AlN插入层、无掺杂GaN沟道层、第四AlN插入层、AlGaN势垒层、GaN电容层；第一C掺杂GaN层、第二C掺杂GaN层包括若干交替层叠的C掺杂层和非掺杂层，C掺杂层的C元素采用δ掺杂方式并入。本发明采用GaN外延中C元素的δ掺杂，有效缓解晶格缺陷的失陪，获取较高晶体质量的GaN外延高阻层，并获得比常规C掺杂GaN层更好的外延晶体质量。
-
公开(公告)号：CN119922940A
公开(公告)日：2025-05-02
申请号：CN202510060519.7
申请日：2025-01-15
Applicant: 深圳镓楠半导体科技有限公司
Inventor： 杜卫星
Abstract: 本发明公开了一种不同深度接触孔的刻蚀方法，包括以下步骤：提供GaN层；在所述GaN层表面沿纵向沉积AlGaN层；设置沿纵向贯穿于所述GaN层和所述AlGaN层的金属层；在所述AlGaN层表面沿纵向沉积介质层，所述介质层覆盖所述金属层；在所述介质层内沿横向沉积场板，所述场板的纵向高度大于所述金属层的纵向高度；对所述场板和所述金属层进行沟槽刻蚀，其中，所述场板的沟槽横向截面积小于所述金属层的沟槽的横向截面积。本发明通过调整不同刻蚀深度的沟槽尺寸，可以调节刻蚀速率使得接触孔刻蚀停止在不同高度的金属层或场板上，避免了过度刻蚀导致金属互联的接触电阻变大的问题。
-
公开(公告)号：CN119922932A
公开(公告)日：2025-05-02
申请号：CN202411525424.X
申请日：2024-10-30
Applicant: 罗伯特·博世有限公司
Inventor： D·克雷布斯
Abstract: 公开具一件式控制电极的功率FinFET及其制造方法，功率FinFET包括具构成半导体主体前侧的第二连接区和漂移层的半导体主体。方法包括步骤：在前侧上产生第一结构化掩膜，其具氧化物区和露出前侧的第一开放区；在第一开放区下从前侧至漂移层产生第一沟槽；在第一沟槽下产生屏蔽区；施加各向同性氧化物层到前侧；产生第二结构化掩膜，使各向同性氧化物层具露出前侧的第二开放区；在第二开放区下从前侧至漂移层产生基本平行于第一沟槽的具比其更小宽度的第二沟槽，二者交替；氧化前侧，使在其上布置另外氧化物层；加宽第一和第二沟槽，使在其间产生具小于500nm宽的鳍片；施加多晶硅层到前侧，使第一和第二沟槽完全填充；激活屏蔽区。
-
公开(公告)号：CN119922929A
公开(公告)日：2025-05-02
申请号：CN202510374488.2
申请日：2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本申请公开了一种功率半导体器件及其制备方法，该功率半导体器件包括中心区域和位于中心区域外周的外围区域，中心区域和外围区域均包括多个元胞结构，元胞结构和伪元胞结构均包括沿第一方向顺序设置的缓冲区和基区，中心区域还包括具有导电通道的伪元胞结构，伪元胞结构中缓冲区具有与基区的接触面以及沿第一方向与接触面相对的第一表面；至少部分导电通道嵌于缓冲区中的预定区域中，预定区域与接触面间隔，导电通道中嵌于预定区域中的部分由第二表面延伸至预定区域内部，预定区域用于在功率半导体器件承受设计的击穿电压的情况下形成击穿区域。本申请解决了相关技术中应用于功率半导体器件中的过压保护技术导致其击穿电压一致性较差的问题。
-
公开(公告)号：CN119922927A
公开(公告)日：2025-05-02
申请号：CN202510372595.1
申请日：2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本发明涉及报半导体技术领域，公开一种高关断能力的功率半导体器件以及制备方法，所述器件包括：单元胞结构，包括：形成依次层叠的阳极结构、基区结构、阴极结构、门极结构，基区结构包括浮结区，该浮结区与基区结构的掺杂类型相反，浮结区包括上平台区、下平台区以及连接两平台区的波状区，浮结区采用局部辐照并通过金属挡板在基区结构中形成且用于将阳极结构与阴极结构之间路径上的电流分流至阴极结构与门极结构之间的区域及在该区域以动态雪崩方式促进载流子的重新分布。本发明可减小阴极结构外侧边缘处的基区横向压降，以达到阴极结构与门极结构快速换流的效果，有效防止因局部电流的汇聚出现重触发而导致器件击穿，有效提高器件的关断能力。
-
-
-
-
-
-
-
-
-
Search Results
1588
records
(took 0.017 seconds)
