-
公开(公告)号:CN114068530A
公开(公告)日:2022-02-18
申请号:CN202110878115.0
申请日:2021-07-30
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件,包括:衬底,具有设置有沟道图案的有源区;器件隔离层,包括限定有源区的第一部、以及包围沟道图案的第一部分的第二部;上外延图案,设置在沟道图案的顶表面上;栅电极,包围沟道图案的第二部分并且在第一方向上延伸;栅间隔物,在栅电极上;层间介电层,在栅间隔物上;以及气隙,在栅电极的底表面和器件隔离层的第二部之间。气隙的至少一部分与栅电极竖直地重叠。沟道图案的第二部分高于沟道图案的第一部分。
-
公开(公告)号:CN112103247A
公开(公告)日:2020-12-18
申请号:CN202010455683.5
申请日:2020-05-26
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/763 , H01L27/088
Abstract: 提供了一种垂直场效应晶体管(VFET)的鳍状结构及其制造方法。所述方法包括:在衬底上形成多个芯轴,在所述芯轴之间具有至少一个第一间隙;分别在所述芯轴的侧表面上形成多个第一间隔物,使得在所述第一间隔物之间形成至少一个小于所述第一间隙的第二间隙;在所述第一间隔物的侧表面上形成第二间隔物;去除所述芯轴和所述第一间隔物,保留所述第二间隔物;去除所述第二间隔物的预定部分,使得剩余的第二间隔物在俯视图中具有二维形状;以及去除所述衬底的不在所述剩余的第二间隔物下方的部分和所述剩余的第二间隔物,使得所述衬底位于所述剩余的第二间隔物下方的部分形成所述鳍状结构。
-
公开(公告)号:CN103378098A
公开(公告)日:2013-10-30
申请号:CN201310140963.7
申请日:2013-04-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L21/823821 , H01L27/0924 , H01L29/66636 , H01L29/7848
Abstract: 本发明公开了包括应力邻近效应的集成电路装置及其制造方法。一种集成电路包括衬底上的特定导电类型的第一FET和第二FET,其中第一FET的第一源极/漏极区域与第一FET的第一沟道区域的中心之间的距离小于第二FET的第二源极/漏极区域与第二FET的第二沟道区域的中心之间的距离。
-
公开(公告)号:CN110504320B
公开(公告)日:2024-10-29
申请号:CN201910405404.1
申请日:2019-05-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 提供了VFET器件。一种VFET器件包括基板,该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外,该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。
-
公开(公告)号:CN110504320A
公开(公告)日:2019-11-26
申请号:CN201910405404.1
申请日:2019-05-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 提供了VFET器件。一种VFET器件包括基板,该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外,该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。
-
公开(公告)号:CN111146276B
公开(公告)日:2024-05-24
申请号:CN201911021682.3
申请日:2019-10-25
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L27/088
Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括在竖直方向上从衬底突出的沟道区、第一源极/漏极区和第二源极/漏极区。所述第一源极/漏极区可以与所述沟道区竖直地交叠。所述第一源极/漏极区和所述第二源极/漏极区分别与所述沟道区的第一部分和第二部分接触,所述沟道区的所述第一部分和所述第二部分之间的第三部分可以包括在垂直于所述竖直方向的第一水平方向上纵向延伸的第一沟道区和在垂直于所述竖直方向并且横穿所述第一水平方向的第二水平方向上纵向延伸的第二沟道区。所述集成电路器件还可以包括栅极结构,所述栅极结构位于所述沟道区的相对的竖直侧面上。
-
公开(公告)号:CN112652537A
公开(公告)日:2021-04-13
申请号:CN202011072807.8
申请日:2020-10-09
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 本发明构思提供了一种制造垂直场效应晶体管(VFET)的鳍结构的方法和通过该方法制造的鳍结构。所述方法包括:(a)图案化下层和沉积在下层上的上层,以形成分别在彼此垂直的两个方向上延伸的两个图案;(b)沿着下层和上层的通过图案化暴露的侧壁在所述两个图案中并排地形成第一间隔物和第二间隔物;(c)去除在下层的顶表面的水平之上的第一间隔物、第二间隔物和上层、以及在下层的顶表面的水平之下并在俯视图中通过所述两个图案暴露的第一间隔物;(d)去除在操作(c)之后保留在衬底上的下层、上层和第二间隔物;以及(e)除了衬底的位于在操作(d)之后保留在衬底上的第一间隔物之下的部分以外,向下蚀刻衬底,并去除保留的第一间隔物,从而获得鳍结构。
-
公开(公告)号:CN103378098B
公开(公告)日:2018-09-14
申请号:CN201310140963.7
申请日:2013-04-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了包括应力邻近效应的集成电路装置及其制造方法。一种集成电路包括衬底上的特定导电类型的第一FET和第二FET,其中第一FET的第一源极/漏极区域与第一FET的第一沟道区域的中心之间的距离小于第二FET的第二源极/漏极区域与第二FET的第二沟道区域的中心之间的距离。
-
公开(公告)号:CN112652580A
公开(公告)日:2021-04-13
申请号:CN202011071412.6
申请日:2020-10-09
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/11 , H01L21/8244
Abstract: 本公开提供了形成集成电路器件的方法。所述方法可以包括:形成基板的虚设沟道区域和有源区域;在有源区域上形成底部源极/漏极区域;在虚设沟道区域的相对的侧表面上形成栅电极;以及分别在虚设沟道区域的相对的侧表面上形成第一间隔物和第二间隔物。栅电极可以包括在虚设沟道区域的相对的侧表面中的一个上的第一部分以及在底部源极/漏极区域和第一间隔物之间的第二部分。所述方法还可以包括通过用导电材料置换栅电极的第一部分而形成底部源极/漏极接触。底部源极/漏极接触可以将栅电极的第二部分电连接到底部源极/漏极区域。
-
-
-
-
-
-
-
-
-