公开(公告)号：CN106684147B

公开(公告)日：2021-05-18

申请号：CN201610545881.4

申请日：2016-07-12

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  金基一 ,  朴起宽 ,  成石铉 ,  严命允

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供了一种半导体器件，所述半导体器件包括具有第一沟槽的基底、位于基底上由第一沟槽限定的第一鳍图案、位于基底上的栅电极以及位于基底上的场绝缘层。第一鳍图案包括在下部上的上部。第一鳍图案包括彼此相对的第一侧壁和第二侧壁。第一侧壁沿第一鳍图案的下部为凹的。第二侧壁沿第一鳍图案的下部为倾斜的。场绝缘层围绕第一鳍图案的下部。栅电极围绕第一鳍图案的上部。

公开(公告)号：CN109166837A

公开(公告)日：2019-01-08

申请号：CN201810933697.6

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 金东权 ,  金基一

IPC: H01L23/48 ,  H01L21/768

Abstract: 一种半导体器件包括具有下导体侧壁的下导体、具有直接形成在下导体侧壁上的阻挡膜侧壁的阻挡膜、和形成在下导体的顶表面上的通路。阻挡膜侧壁的顶部分是凹入的，使得阻挡膜侧壁的顶表面在比下导体的顶表面低的水平。

公开(公告)号：CN109166836A

公开(公告)日：2019-01-08

申请号：CN201810933529.7

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 金东权 ,  金基一

IPC: H01L23/48 ,  H01L21/768

Abstract: 一种半导体器件包括具有下导体侧壁的下导体、具有直接形成在下导体侧壁上的阻挡膜侧壁的阻挡膜、和形成在下导体的顶表面上的通路。阻挡膜侧壁的顶部分是凹入的，使得阻挡膜侧壁的顶表面在比下导体的顶表面低的水平。

公开(公告)号：CN116053137A

公开(公告)日：2023-05-02

申请号：CN202211337321.1

申请日：2022-10-28

Applicant: 三星电子株式会社

Inventor： 曹健浩 ,  金基一 ,  洪炳鹤

IPC: H01L21/336 ,  H01L29/06 ,  H01L21/8234 ,  B82Y40/00

Abstract: 提供了形成多个晶体管堆叠的方法。一种形成多个晶体管堆叠的方法包括使用在多个半导体鳍的侧壁上的多个间隔物作为蚀刻掩模蚀刻多个纳米片，以提供多个间隔开的纳米片堆叠，每个纳米片堆叠在其上具有半导体鳍中的至少一个。

公开(公告)号：CN109166837B

公开(公告)日：2023-01-24

申请号：CN201810933697.6

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 金东权 ,  金基一

IPC: H01L23/48 ,  H01L21/768

Abstract: 一种半导体器件包括具有下导体侧壁的下导体、具有直接形成在下导体侧壁上的阻挡膜侧壁的阻挡膜、和形成在下导体的顶表面上的通路。阻挡膜侧壁的顶部分是凹入的，使得阻挡膜侧壁的顶表面在比下导体的顶表面低的水平。

公开(公告)号：CN107026088B

公开(公告)日：2022-05-03

申请号：CN201710063704.7

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 朴起宽 ,  刘庭均 ,  金基一 ,  成石铉 ,  严命允

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/8238 ,  H01L27/092

Abstract: 一种制造半导体器件的方法包括由其面对的末端之间的第一沟槽分开的第一鳍式图案和第二鳍式图案，形成填充第一沟槽的第一绝缘层，去除第一绝缘层的一部分以在第一绝缘层上形成第二沟槽，以及通过增大第二沟槽的宽度形成第三沟槽。

公开(公告)号：CN107017283B

公开(公告)日：2021-08-31

申请号：CN201610825443.3

申请日：2016-09-14

Applicant: 三星电子株式会社

Inventor： 金基一 ,  刘庭均 ,  朴起宽

IPC: H01L29/10 ,  H01L29/78

Abstract: 一种半导体器件可以包括在基板上的场绝缘膜以及在基板上的具有特殊材料的鳍型图案，该鳍型图案具有第一侧壁和相反的第二侧壁。鳍型图案可以包括鳍型图案的从场绝缘膜的上表面突出的第一部分以及鳍型图案的设置在第一部分上的第二部分。鳍型图案的第三部分可以设置在第二部分上，在该处第三部分可以被鳍型图案的顶部倒圆表面覆盖，并且第一侧壁可以具有跨越第一、第二和第三部分的起伏轮廊。

公开(公告)号：CN112103247A

公开(公告)日：2020-12-18

申请号：CN202010455683.5

申请日：2020-05-26

Applicant: 三星电子株式会社

Inventor： 金善培 ,  宋昇炫 ,  金基一 ,  郑荣采

IPC: H01L21/8234 ,  H01L21/763 ,  H01L27/088

Abstract: 提供了一种垂直场效应晶体管(VFET)的鳍状结构及其制造方法。所述方法包括：在衬底上形成多个芯轴，在所述芯轴之间具有至少一个第一间隙；分别在所述芯轴的侧表面上形成多个第一间隔物，使得在所述第一间隔物之间形成至少一个小于所述第一间隙的第二间隙；在所述第一间隔物的侧表面上形成第二间隔物；去除所述芯轴和所述第一间隔物，保留所述第二间隔物；去除所述第二间隔物的预定部分，使得剩余的第二间隔物在俯视图中具有二维形状；以及去除所述衬底的不在所述剩余的第二间隔物下方的部分和所述剩余的第二间隔物，使得所述衬底位于所述剩余的第二间隔物下方的部分形成所述鳍状结构。

公开(公告)号：CN119907301A

公开(公告)日：2025-04-29

申请号：CN202411491076.9

申请日：2024-10-24

Applicant: 三星电子株式会社

Inventor： 金基一 ,  成石铉 ,  严命允 ,  刘庭均

IPC: H10D84/83 ,  H01L23/538 ,  H10D62/13 ,  H10D62/17

Abstract: 一种半导体器件，包括背层间绝缘膜、设置在背层间绝缘膜内的背布线线路、设置在背布线线路的第一表面上的鳍型图案、设置在鳍型图案上的源极/漏极图案、以及连接背布线线路和源极/漏极图案的背布线接触。源极/漏极图案的底表面连接到鳍型图案并面向背布线线路。背布线接触包括背接触阻挡膜、背接触插塞膜和背铁电材料膜。背布线接触包括面向背布线线路的第三表面。从背布线线路的第二表面到背布线接触的第三表面的垂直长度小于从第二表面到源极/漏极图案的底表面的垂直长度。

公开(公告)号：CN114496992A

公开(公告)日：2022-05-13

申请号：CN202111331491.4

申请日：2021-11-11

Applicant: 三星电子株式会社

Inventor： 徐康一 ,  金基一 ,  赵锡元

IPC: H01L23/544 ,  H01L25/07 ,  H01L21/50

Abstract: 提供了一种半导体架构，其包括：载体基板；提供在载体基板中的对准标记，对准标记从载体基板的第一表面提供到载体基板的第二表面；第一半导体器件，基于对准标记提供在载体基板的第一表面上；第二半导体器件，基于对准标记提供在载体基板的第二表面上并与第一半导体器件对准。