半导体器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN114975350A

    公开(公告)日:2022-08-30

    申请号:CN202210090283.8

    申请日:2022-01-25

    Abstract: 一种半导体器件,包括:衬底,具有第一电源区、第二电源区以及单元区。所述单元区在所述第一电源区与所述第二电源区之间延伸。设置在所述单元区内并排延伸的第一有源区和第二有源区。设置在所述第一电源区内在第一方向上延伸的第一电源线路。设置连接所述第一有源区和所述第二有源区的第一源/漏接触部。设置连接所述第一有源区和所述第一电源线路的第二源/漏接触部。所述第一源/漏接触部包括:第一凹陷部,被设置在所述第一有源区与所述第二有源区之间的中间区内。

    半导体器件
    2.
    发明授权

    公开(公告)号:CN106684147B

    公开(公告)日:2021-05-18

    申请号:CN201610545881.4

    申请日:2016-07-12

    Abstract: 提供了一种半导体器件,所述半导体器件包括具有第一沟槽的基底、位于基底上由第一沟槽限定的第一鳍图案、位于基底上的栅电极以及位于基底上的场绝缘层。第一鳍图案包括在下部上的上部。第一鳍图案包括彼此相对的第一侧壁和第二侧壁。第一侧壁沿第一鳍图案的下部为凹的。第二侧壁沿第一鳍图案的下部为倾斜的。场绝缘层围绕第一鳍图案的下部。栅电极围绕第一鳍图案的上部。

    半导体器件及其制造方法

    公开(公告)号:CN106683987B

    公开(公告)日:2021-11-12

    申请号:CN201610962976.6

    申请日:2016-10-28

    Abstract: 本发明提供了一种制造半导体器件的方法,该方法包括以下步骤:在衬底上形成包括真实掩模图案和伪掩模图案的多个掩模图案;去除伪掩模图案;以及利用真实掩模图案作为掩模对衬底进行蚀刻,以形成第一沟槽、第二沟槽以及由第一沟槽和第二沟槽限定的鳍式图案。接触鳍式图案的第二沟槽包括凸出并且位于第二沟槽的底表面与侧表面之间的平滑图案、位于第二沟槽的侧表面与平滑图案之间的第一凹进部分和位于凸出部分与第二沟槽的底表面之间的第二凹进部分。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN105990446B

    公开(公告)日:2021-09-21

    申请号:CN201610151295.1

    申请日:2016-03-16

    Abstract: 本发明提供了一种半导体器件。该半导体器件可包括:位于衬底上的场绝缘膜;第一鳍式图案,其形成在衬底上,并且从场绝缘膜的上表面向上突出;以及栅电极,其与场绝缘膜上的第一鳍式图案交叉。所述栅电极可包括第一部分和第二部分,所述第一部分位于第一鳍式图案的一侧上并且包括栅电极的第一终端端部,所述第二部分位于第一鳍式图案的另一侧上。从衬底至所述第一部分的最下部的高度可以不同于从衬底至所述第二部分的最下部的高度。

    半导体器件
    10.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119907301A

    公开(公告)日:2025-04-29

    申请号:CN202411491076.9

    申请日:2024-10-24

    Abstract: 一种半导体器件,包括背层间绝缘膜、设置在背层间绝缘膜内的背布线线路、设置在背布线线路的第一表面上的鳍型图案、设置在鳍型图案上的源极/漏极图案、以及连接背布线线路和源极/漏极图案的背布线接触。源极/漏极图案的底表面连接到鳍型图案并面向背布线线路。背布线接触包括背接触阻挡膜、背接触插塞膜和背铁电材料膜。背布线接触包括面向背布线线路的第三表面。从背布线线路的第二表面到背布线接触的第三表面的垂直长度小于从第二表面到源极/漏极图案的底表面的垂直长度。

Patent Agency Ranking