-
公开(公告)号：CN116264231A
公开(公告)日：2023-06-16
申请号：CN202211566542.6
申请日：2022-12-07
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48 , H01L21/8238
Abstract: 一种集成电路器件，包括：衬底，包括器件区和场区；有源区，在器件区中沿第一方向延伸；第一栅结构，在器件区和场区中沿与第一方向相交的第二方向延伸；第二栅结构，在第一方向上与第一栅结构间隔开；第一栅接触部，在器件区中设置在第一栅结构上；以及第二栅接触部，在场区中设置在第二栅结构上，其中，第一栅接触部和第二栅接触部设置在比第一栅结构的上端低的水平处，并且其中，第一栅接触部的第一最小宽度和第二栅接触部的第二最小宽度彼此不同。
-
公开(公告)号：CN109768043B
公开(公告)日：2023-06-16
申请号：CN201811324302.9
申请日：2018-11-08
Applicant: 三星电子株式会社
IPC: H10B10/00 , H01L27/092
Abstract: 一种半导体器件包括：基板，包括有源图案；器件隔离层，填充一对相邻的有源图案之间的沟槽；栅极电极，在有源图案上；以及栅极接触，在栅极电极上。每个有源图案包括在栅极电极的相反两侧的源极/漏极图案。栅极接触包括第一部分以及第二部分，第一部分与栅极电极竖直地交叠，第二部分从第一部分横向地延伸以使得第二部分与器件隔离层竖直交叠而不与栅极电极竖直交叠。第二部分的底表面相对于第一部分的底表面在基板的远端。第二部分的底表面相对于邻近第二部分的源极/漏极图案的顶部在基板的远端。
-
公开(公告)号：CN113782515A
公开(公告)日：2021-12-10
申请号：CN202110397525.3
申请日：2021-04-13
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 集成电路器件可以包括：鳍型有源区，在衬底上在第一水平方向上延伸；栅极线，在所述鳍型有源区上在第二水平方向上延伸；源/漏区，在所述鳍型有源区上并且与所述栅极线相邻；以及源/漏接触图案，连接到所述源/漏区。所述源/漏接触图案可以包括：第一部分和第二部分，所述第一部分具有第一高度，并且所述第二部分具有小于所述第一高度的第二高度。所述源/漏接触图案可以包括：金属插塞，在所述第一部分和所述第二部分中；以及导电阻挡膜，在所述第一部分和所述第二部分中在所述金属插塞的侧壁上。所述第二部分中的导电阻挡膜的第一顶表面低于所述第二部分中的金属插塞的顶表面。
-
公开(公告)号：CN114975350A
公开(公告)日：2022-08-30
申请号：CN202210090283.8
申请日：2022-01-25
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/48 , H01L23/528
Abstract: 一种半导体器件，包括：衬底，具有第一电源区、第二电源区以及单元区。所述单元区在所述第一电源区与所述第二电源区之间延伸。设置在所述单元区内并排延伸的第一有源区和第二有源区。设置在所述第一电源区内在第一方向上延伸的第一电源线路。设置连接所述第一有源区和所述第二有源区的第一源/漏接触部。设置连接所述第一有源区和所述第一电源线路的第二源/漏接触部。所述第一源/漏接触部包括：第一凹陷部，被设置在所述第一有源区与所述第二有源区之间的中间区内。
-
公开(公告)号：CN113764412A
公开(公告)日：2021-12-07
申请号：CN202110122018.9
申请日：2021-01-28
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L23/535
Abstract: 公开了一种半导体器件，包括：衬底，具有在一个方向上间隔开的PMOSFET区和NMOSFET区；器件隔离层，设置在衬底上，所述器件隔离层限定分别在PMOSFET区和NMOSFET区上的第一有源图案和第二有源图案；栅电极，跨越第一有源图案和第二有源图案；第一源/漏图案和第二源/漏图案，分别设置在第一有源图案和第二有源图案上，并且分别在栅电极附近；以及，有源接触部，在所述方向上延伸并且耦接到第一源/漏图案和第二源/漏图案。所述有源接触部包括：第一主体部分和第二主体部分，所述第一主体部分和第二主体部分分别设置在第一源/漏图案和第二源/漏图案上；以及第一突出部分和凹陷部分，所述第一突出部分和所述凹陷部分设置在第一主体部分和第二主体部分之间，并且在PMOSFET区和NMOSFET区之间的器件隔离层上。所述凹陷部分具有向上凹陷的底部。
-
Patent Agency Ranking
公开(公告)号：CN109768043A
公开(公告)日：2019-05-17
申请号：CN201811324302.9
申请日：2018-11-08
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L27/092
Abstract: 一种半导体器件包括：基板，包括有源图案；器件隔离层，填充一对相邻的有源图案之间的沟槽；栅极电极，在有源图案上；以及栅极接触，在栅极电极上。每个有源图案包括在栅极电极的相反两侧的源极/漏极图案。栅极接触包括第一部分以及第二部分，第一部分与栅极电极竖直地交叠，第二部分从第一部分横向地延伸以使得第二部分与器件隔离层竖直交叠而不与栅极电极竖直交叠。第二部分的底表面相对于第一部分的底表面在基板的远端。第二部分的底表面相对于邻近第二部分的源极/漏极图案的顶部在基板的远端。
-
公开(公告)号：CN115207101A
公开(公告)日：2022-10-18
申请号：CN202210039874.2
申请日：2022-01-13
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L27/11
Abstract: 一种半导体存储器件，包括：衬底上的有源图案，所述有源图案包括在所述有源图案的上部中的源/漏图案；栅电极，在所述有源图案上并且在第一方向上延伸，所述栅电极与所述源/漏图案在与所述第一方向相交的第二方向上彼此相邻；以及共享接触部，耦接到所述源/漏图案和所述栅电极以将所述源/漏图案和所述栅电极电连接。所述共享接触部包括有源接触部和栅接触部，所述有源接触部和所述栅接触部分别电连接到所述源/漏图案和所述栅电极。所述栅接触部包括：耦接到所述栅电极的主体部；以及突出部，所述突出部沿所述第二方向从所述主体部突出并且延伸到且被掩埋在所述有源接触部中。
-
公开(公告)号：CN113451294A
公开(公告)日：2021-09-28
申请号：CN202110243878.8
申请日：2021-03-05
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括：鳍型有源区域，在衬底上沿第一水平方向延伸；栅极线，在鳍型有源区域上沿第二水平方向延伸；第一和第二源极/漏极区域，布置在鳍型有源区域上；第一源极/漏极接触图案，连接到第一源极/漏极区域并包括在竖直方向上具有第一高度的第一区段；第二源极/漏极接触图案，连接到第二源极/漏极区域并包括在竖直方向上具有小于第一高度的第二高度的第二区段；以及绝缘盖线，在栅极线上沿第二水平方向延伸并包括在第一区段与第二区段之间的不对称盖部分，该不对称盖部分具有在第一水平方向上的可变厚度。
-
公开(公告)号：CN113270499A
公开(公告)日：2021-08-17
申请号：CN202110180664.0
申请日：2021-02-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L27/02
Abstract: 本申请提供了半导体器件及其制造方法。该半导体器件包括：衬底、在衬底上的栅极结构、以及在栅极结构中的栅极接触。栅极结构包括在第一方向上延伸的栅电极和在栅电极上的栅极覆盖图案。栅极接触连接到栅电极。栅电极包括沿着栅极接触和栅极覆盖图案之间的边界延伸的突起。
-
公开(公告)号：CN113257805A
公开(公告)日：2021-08-13
申请号：CN202110078475.2
申请日：2021-01-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：有源图案，沿第一水平方向在衬底上延伸；栅电极，沿第二水平方向跨有源图案延伸，并且包括第一部分和沿竖直方向从第一部分向上突起的第二部分；覆盖图案，沿第二水平方向在栅电极上延伸；以及栅极接触部，设置在栅电极的第二部分上，与有源图案重叠并且穿透覆盖图案以连接到栅电极。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.021 seconds)
