集成电路器件及制造集成电路器件的方法

    公开(公告)号:CN113782515A

    公开(公告)日:2021-12-10

    申请号:CN202110397525.3

    申请日:2021-04-13

    Abstract: 集成电路器件可以包括:鳍型有源区,在衬底上在第一水平方向上延伸;栅极线,在所述鳍型有源区上在第二水平方向上延伸;源/漏区,在所述鳍型有源区上并且与所述栅极线相邻;以及源/漏接触图案,连接到所述源/漏区。所述源/漏接触图案可以包括:第一部分和第二部分,所述第一部分具有第一高度,并且所述第二部分具有小于所述第一高度的第二高度。所述源/漏接触图案可以包括:金属插塞,在所述第一部分和所述第二部分中;以及导电阻挡膜,在所述第一部分和所述第二部分中在所述金属插塞的侧壁上。所述第二部分中的导电阻挡膜的第一顶表面低于所述第二部分中的金属插塞的顶表面。

    半导体器件及其制造方法
    3.
    发明公开

    公开(公告)号:CN113764412A

    公开(公告)日:2021-12-07

    申请号:CN202110122018.9

    申请日:2021-01-28

    Abstract: 公开了一种半导体器件,包括:衬底,具有在一个方向上间隔开的PMOSFET区和NMOSFET区;器件隔离层,设置在衬底上,所述器件隔离层限定分别在PMOSFET区和NMOSFET区上的第一有源图案和第二有源图案;栅电极,跨越第一有源图案和第二有源图案;第一源/漏图案和第二源/漏图案,分别设置在第一有源图案和第二有源图案上,并且分别在栅电极附近;以及,有源接触部,在所述方向上延伸并且耦接到第一源/漏图案和第二源/漏图案。所述有源接触部包括:第一主体部分和第二主体部分,所述第一主体部分和第二主体部分分别设置在第一源/漏图案和第二源/漏图案上;以及第一突出部分和凹陷部分,所述第一突出部分和所述凹陷部分设置在第一主体部分和第二主体部分之间,并且在PMOSFET区和NMOSFET区之间的器件隔离层上。所述凹陷部分具有向上凹陷的底部。

    半导体器件
    6.
    发明授权

    公开(公告)号:CN106057890B

    公开(公告)日:2021-01-12

    申请号:CN201610169618.X

    申请日:2016-03-23

    Abstract: 公开了一种半导体器件,所述半导体器件包括:第一和第二鳍图案,通过第一沟槽隔开;栅电极,与第一和第二鳍图案交叉;和接触件,在栅电极的至少一侧上,接触件接触第一鳍图案,接触件具有不接触第二鳍图案的底表面,在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度,在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度,第一高度小于第二高度。

    半导体器件
    9.
    发明公开

    公开(公告)号:CN106057890A

    公开(公告)日:2016-10-26

    申请号:CN201610169618.X

    申请日:2016-03-23

    Abstract: 公开了一种半导体器件,所述半导体器件包括:第一和第二鳍图案,通过第一沟槽隔开;栅电极,与第一和第二鳍图案交叉;和接触件,在栅电极的至少一侧上,接触件接触第一鳍图案,接触件具有不接触第二鳍图案的底表面,在接触件与第一鳍图案交叉的区域中从第一沟槽的底部到第一鳍图案的最顶端的高度是第一高度,在接触件的沿第二方向延伸的延长线与第二鳍图案交叉的区域中从第一沟槽的底部到第二鳍图案的最顶端的高度是第二高度,第一高度小于第二高度。

Patent Agency Ranking