集成电路器件
    1.
    发明授权

    公开(公告)号:CN109585527B

    公开(公告)日:2024-02-06

    申请号:CN201811060645.9

    申请日:2018-09-12

    Abstract: 一种集成电路器件包括:基底掩埋绝缘膜,其覆盖衬底上的鳍型有源区的下侧壁;隔离图案,其具有比基底掩埋绝缘膜的顶表面高的顶表面;以及栅极线,其覆盖鳍型有源区的沟道部分。栅极线具有上栅极和下栅极,上栅极覆盖沟道部分的上部,下栅极从上栅极朝向衬底突出并填充沟道部分的下侧壁与隔离图案的上侧壁之间的空间。

    半导体器件及其制造方法

    公开(公告)号:CN111403387A

    公开(公告)日:2020-07-10

    申请号:CN201910740640.9

    申请日:2019-08-12

    Abstract: 提供了一种半导体器件及其制造方法,该半导体器件包括:第一半导体层,具有第一区域和第二区域;多个第一沟道层,在第一半导体层的第一区域上沿垂直方向彼此隔开;第一栅电极,围绕所述多个第一沟道层;多个第二沟道层,在第一半导体层的第二区域上沿垂直方向彼此隔开;以及第二栅电极,围绕所述多个第二沟道层,其中,所述多个第一沟道层中的每个具有第一晶向,并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向,其中,所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。

    半导体器件及其制造方法

    公开(公告)号:CN111403387B

    公开(公告)日:2024-07-12

    申请号:CN201910740640.9

    申请日:2019-08-12

    Abstract: 提供了一种半导体器件及其制造方法,该半导体器件包括:第一半导体层,具有第一区域和第二区域;多个第一沟道层,在第一半导体层的第一区域上沿垂直方向彼此隔开;第一栅电极,围绕所述多个第一沟道层;多个第二沟道层,在第一半导体层的第二区域上沿垂直方向彼此隔开;以及第二栅电极,围绕所述多个第二沟道层,其中,所述多个第一沟道层中的每个具有第一晶向,并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向,其中,所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。

    半导体器件及其制造方法

    公开(公告)号:CN109994386B

    公开(公告)日:2023-10-31

    申请号:CN201811561918.8

    申请日:2018-12-20

    Abstract: 提供了半导体器件及其制造方法。所述方法包括:在衬底上形成从衬底突出并在一个方向上延伸的有源图案;在有源图案上形成牺牲栅极结构,该牺牲栅极结构在与有源图案交叉的方向上延伸;在牺牲栅极结构的侧表面上形成第一间隔物,该第一间隔物包括在比有源图案的顶表面低的水平面处的第一部分和在第一部分上的第二部分;以及减小第一间隔物的第二部分的厚度。

    半导体器件及其制造方法

    公开(公告)号:CN109994386A

    公开(公告)日:2019-07-09

    申请号:CN201811561918.8

    申请日:2018-12-20

    Abstract: 提供了半导体器件及其制造方法。所述方法包括:在衬底上形成从衬底突出并在一个方向上延伸的有源图案;在有源图案上形成牺牲栅极结构,该牺牲栅极结构在与有源图案交叉的方向上延伸;在牺牲栅极结构的侧表面上形成第一间隔物,该第一间隔物包括在比有源图案的顶表面低的水平面处的第一部分和在第一部分上的第二部分;以及减小第一间隔物的第二部分的厚度。

    垂直场效应晶体管
    8.
    发明授权

    公开(公告)号:CN107452802B

    公开(公告)日:2022-03-01

    申请号:CN201710368551.7

    申请日:2017-05-23

    Abstract: 本发明如下提供了一种垂直场效应晶体管。衬底具有沿着平行于衬底的上表面的第一方向布置的下部漏极和下部源极。鳍片结构安置于衬底上,并且从衬底的上表面垂直地延伸。鳍片结构包含沿着第一方向布置的第一端部和第二端部。鳍片结构的第一端部的底部表面和鳍片结构的第二端部的底部表面分别与下部漏极和下部源极重叠。鳍片结构包含具有下部侧壁区域、中心侧壁区域和上部侧壁区域的侧壁。栅极电极围绕鳍片结构的中心侧壁区域。

    集成电路器件
    9.
    发明公开

    公开(公告)号:CN109585527A

    公开(公告)日:2019-04-05

    申请号:CN201811060645.9

    申请日:2018-09-12

    Abstract: 一种集成电路器件包括:基底掩埋绝缘膜,其覆盖衬底上的鳍型有源区的下侧壁;隔离图案,其具有比基底掩埋绝缘膜的顶表面高的顶表面;以及栅极线,其覆盖鳍型有源区的沟道部分。栅极线具有上栅极和下栅极,上栅极覆盖沟道部分的上部,下栅极从上栅极朝向衬底突出并填充沟道部分的下侧壁与隔离图案的上侧壁之间的空间。

Patent Agency Ranking