公开(公告)号：CN116613162A

公开(公告)日：2023-08-18

申请号：CN202310099129.1

申请日：2023-02-08

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  金必光 ,  柳主馨 ,  金成玟 ,  朴容喜 ,  宋映锡 ,  冈垣健

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件及其制造方法。该半导体器件包括：包括第一区域和第二区域的衬底；在衬底中的器件隔离图案；在衬底的第一区域上的下分离电介质图案；在下分离电介质图案上的第一沟道图案；第一栅电极，在第一沟道图案上，并包括在下分离电介质图案和最下面的第一沟道图案之间的第一栅极部分；以及第一源极/漏极图案，在第一栅电极的相反侧并与第一沟道图案的侧表面接触。下分离电介质图案的底表面在高于或等于器件隔离图案的底表面的水平的水平。下分离电介质图案的顶端在比第一栅极部分的底表面的水平高的水平。

公开(公告)号：CN115000066A

公开(公告)日：2022-09-02

申请号：CN202210185336.4

申请日：2022-02-28

Applicant: 三星电子株式会社

Inventor： 朴容喜 ,  金文铉 ,  权义熙 ,  柳主馨 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区，在基底上沿第一方向延伸；栅极结构，与有源区交叉，并且在基底上沿第二方向上延伸；源区/漏区，位于其中有源区在栅极结构中的每个的两侧上凹陷的凹陷区域中；以及接触插塞，连接到源区/漏区，其中，源区/漏区中的每个源区/漏区包括第一外延层和第二外延层，第一外延层和第二外延层在与基底的上表面垂直的第三方向上在凹陷区域中顺序堆叠在有源区上，并且其中，在源区/漏区中的不同源区/漏区中，第一外延层在第三方向上的厚度与第二外延层在第三方向上的厚度的比是不同的。

公开(公告)号：CN118690718A

公开(公告)日：2024-09-24

申请号：CN202410252037.7

申请日：2024-03-06

Applicant: 三星电子株式会社

Inventor： 裵相俊 ,  安泰玧 ,  柳主馨 ,  许仁 ,  车文铉 ,  崔在铭

IPC: G06F30/398 ,  H04L43/0894 ,  G06F17/18

Abstract: 提供了一种用于估计关于产品的缺陷的核密度函数的阈值的方法、设备和系统。该方法包括：自举采样操作，通过使用根据样本数据的数量从多个带宽估计方法当中选择的带宽估计方法来为样本数据集估计最佳核带宽，基于最佳核带宽来估计与核密度函数的尾部区域相对应的阈值，以及基于多个阈值来提供用于对阈值的不确定性进行量化的定量值。

公开(公告)号：CN116504785A

公开(公告)日：2023-07-28

申请号：CN202211280701.6

申请日：2022-10-19

Applicant: 三星电子株式会社

Inventor： 金胜圭 ,  朴容喜 ,  申东官 ,  金大新 ,  金相溶 ,  柳主馨

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238

Abstract: 一种半导体装置包括：衬底，其包括有源图案；沟道图案，其位于有源图案上并且包括竖直地堆叠并且彼此间隔开的半导体图案；源极/漏极图案，其连接到半导体图案；栅电极，其位于半导体图案上并且在第一方向上延伸；以及栅极绝缘层，其位于半导体图案与栅电极之间。半导体图案中的第一半导体图案包括在第一方向上的相对的侧表面、以及底表面和顶表面。栅极绝缘层覆盖相对的侧表面以及底表面和顶表面，并且包括位于第一半导体图案的相对的侧表面中的一个上的第一区域以及位于第一半导体图案的顶表面和底表面中的一个上的第二区域，并且第一区域的厚度可以大于第二区域的厚度。