公开(公告)号：CN117423697A

公开(公告)日：2024-01-19

申请号：CN202310821042.0

申请日：2023-07-05

Applicant: 三星电子株式会社

Inventor： 刘素罗 ,  李敬雨 ,  李城门 ,  车承珉 ,  赵学柱

IPC: H01L27/088 ,  H01L29/423 ,  H01L29/08 ,  H01L23/538

Abstract: 一种半导体器件包括：平行有源区，在衬底上，并且在第一水平方向上延伸；栅结构，与有源区相交，在第二水平方向上延伸，并且包括在第二水平方向上彼此相对的第一栅结构和第二栅结构；源/漏区，包括第一源/漏区和第二源/漏区，在栅结构的至少一侧上并且在有源区上；栅分离图案，在第一栅结构和第二栅结构之间；竖直导电结构，在栅分离图案中；接触插塞，包括电连接到第一源/漏区和竖直导电结构的第一接触插塞、以及电连接到第二源/漏区并且与竖直导电结构间隔开的第二接触插塞；以及接触分离图案，分离第一接触插塞和第二接触插塞，并且具有接触竖直导电结构的上表面的部分。

公开(公告)号：CN117199131A

公开(公告)日：2023-12-08

申请号：CN202310529488.6

申请日：2023-05-11

Applicant: 三星电子株式会社

Inventor： 金珍圭 ,  南润锡 ,  李敬雨 ,  金昊俊 ,  D·R·吴 ,  李城门 ,  赵学柱 ,  车承珉

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 一种半导体装置包括：底部衬底；设置在底部衬底上的第一层间绝缘层；设置在第一层间绝缘层内的电力轨；有源图案，其在第一水平方向上延伸并且设置在第一层间绝缘层上；栅电极，其在与第一水平方向不同的第二水平方向上延伸，并且设置在有源图案上；栅极切割件，其在第一水平方向上延伸并且设置在电力轨上，其中，栅极切割件分离栅电极；以及电力轨穿通件，其设置在栅极切割件内，其中，电力轨穿通件与电力轨重叠。

公开(公告)号：CN1173406C

公开(公告)日：2004-10-27

申请号：CN00131892.6

申请日：2000-09-10

Applicant: 三星电子株式会社

Inventor： 李容卓 ,  赵学柱 ,  金荣宽

IPC: H01L27/10

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/55

Abstract: 具有电容器保护层的半导体存储器件以及制备半导体存储器件的方法。半导体存储器件的电容器被具有多层结构的密封层覆盖。密封层包括由不同材料组成的阻隔层和电容器保护层。阻隔层由能防止电容器介质层挥发和/或能防止位于阻隔层之下的材料层与电容器保护层之间反应的材料组成。电容器保护层由能防止氢扩散到电容器介质层中的材料层组成。此外，半导体存储器件可具有在电容器与钝化层之间的作为另一电容器保护层的氢阻挡层。

公开(公告)号：CN106057803B

公开(公告)日：2021-01-01

申请号：CN201610102379.6

申请日：2016-02-24

Applicant: 三星电子株式会社

Inventor： 朴炳哉 ,  申宪宗 ,  赵学柱 ,  吕京奂

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供一种半导体器件，其包括：从衬底突出的鳍有源区以及限定所述鳍有源区的隔离区；与所述鳍有源区和所述隔离区交叉的栅极图案；以及形成在所述栅极图案的侧表面上且延伸到所述隔离区的表面上的栅极间隔件。

公开(公告)号：CN107039424B

公开(公告)日：2020-06-16

申请号：CN201611062755.X

申请日：2016-11-25

Applicant: 三星电子株式会社

Inventor： 高镛璿 ,  朴相真 ,  赵学柱 ,  朴炳哉 ,  韩政男

IPC: H01L27/04

Abstract: 半导体器件可以包括：在第一方向上彼此间隔开的成对的有源图案；在交叉第一方向的第二方向上交叉所述成对的有源图案的成对栅电极；在成对的有源图案的侧壁上的栅间隔物；在成对的栅电极之间位于成对的有源图案上的源极/漏极区；在成对的栅电极之间以及在成对的有源图案之间的间隔物保护图案。间隔物保护图案可以共同连接到栅间隔物。

公开(公告)号：CN101728329A

公开(公告)日：2010-06-09

申请号：CN200910206176.1

申请日：2009-10-21

Applicant: 三星电子株式会社

Inventor： 玄尚镇 ,  崔时荣 ,  申裕均 ,  徐康一 ,  赵学柱 ,  罗勋奏 ,  李晓山 ,  朴全雄 ,  李惠兰 ,  洪炯硕

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/43

CPC classification number: H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

Abstract: 本发明提供了一种半导体器件及其形成方法。该方法可以包括在衬底上形成金属氧化物层和在该金属氧化物层上形成牺牲氧化物层。在衬底上执行退火工艺。在退火工艺的工艺温度下，牺牲氧化物层的生成自由能大于金属氧化物层的生成自由能。

公开(公告)号：CN111446251B

公开(公告)日：2023-07-25

申请号：CN201910903777.1

申请日：2019-09-24

Applicant: 三星电子株式会社

Inventor： 郑元哲 ,  赵学柱

IPC: H10B10/00

Abstract: 本发明公开一种集成电路器件，该集成电路器件包括静态随机存取存储器(SRAM)阵列，该SRAM阵列包括：第一至第四有源鳍，沿第一方向彼此平行地延伸；第一栅极线，与第二至第四有源鳍重叠；第二栅极线，在第一方向上与第一栅极线间隔开并与第一至第三有源鳍重叠；第三栅极线，在第一方向上与第一栅极线间隔开并与第四有源鳍重叠；第四栅极线，在第一方向上与第二栅极线间隔开并与第一有源鳍重叠；第一场隔离层，接触第二有源鳍的一端；以及第二场隔离层，接触第三有源鳍的一端。第一至第四栅极线沿与第一方向交叉的第二方向延伸。

公开(公告)号：CN114497040A

公开(公告)日：2022-05-13

申请号：CN202110971178.0

申请日：2021-08-23

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  权相德 ,  金大新 ,  金洞院 ,  朴容喜 ,  赵学柱

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：第一有源图案和第二有源图案，分别在衬底的第一有源区和第二有源区上；栅电极，在第一沟道图案和第二沟道图案上；有源接触，与第一源极/漏极图案和第二源极/漏极图案中的至少一个电连接；栅极接触，与栅电极电连接；第一金属层，在有源接触和栅极接触上，并包括第一电力线和第二电力线；以及第一栅极切割图案和第二栅极切割图案，在第一电力线和第二电力线下方。第一有源图案可以包括在一对第一源极/漏极图案之间的第一沟道图案。第二有源图案可以包括在一对第二源极/漏极图案之间的第二沟道图案。第一栅极切割图案和第二栅极切割图案可以分别覆盖第一沟道图案和第二沟道图案的最外侧表面。

公开(公告)号：CN107039424A

公开(公告)日：2017-08-11

申请号：CN201611062755.X

申请日：2016-11-25

Applicant: 三星电子株式会社

Inventor： 高镛璿 ,  朴相真 ,  赵学柱 ,  朴炳哉 ,  韩政男

IPC: H01L27/04

Abstract: 半导体器件可以包括：在第一方向上彼此间隔开的成对的有源图案；在交叉第一方向的第二方向上交叉所述成对的有源图案的成对栅电极；在成对的有源图案的侧壁上的栅间隔物；在成对的栅电极之间位于成对的有源图案上的源极/漏极区；在成对的栅电极之间以及在成对的有源图案之间的间隔物保护图案。间隔物保护图案可以共同连接到栅间隔物。

公开(公告)号：CN101728329B

公开(公告)日：2015-07-08

申请号：CN200910206176.1

申请日：2009-10-21

Applicant: 三星电子株式会社

Inventor： 玄尚镇 ,  崔时荣 ,  申裕均 ,  徐康一 ,  赵学柱 ,  罗勋奏 ,  李晓山 ,  朴全雄 ,  李惠兰 ,  洪炯硕

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/43

CPC classification number: H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

Abstract: 本发明提供了一种半导体器件及其形成方法。该方法可以包括在衬底上形成金属氧化物层和在该金属氧化物层上形成牺牲氧化物层。在衬底上执行退火工艺。在退火工艺的工艺温度下，牺牲氧化物层的生成自由能大于金属氧化物层的生成自由能。