包括通孔电容器的集成电路设备
    1.
    发明公开

    公开(公告)号:CN117673025A

    公开(公告)日:2024-03-08

    申请号:CN202311159755.1

    申请日:2023-09-08

    Abstract: 一种集成电路设备包括:介电层;在介电层的第一表面上的第一电力输送网络层;在介电层的第二表面上的第二电力输送网络层,其中,介电层的第二表面在垂直方向上与介电层的第一表面相对;以及在介电层的第一表面和第二表面之间的通孔电容器,其中,通孔电容器包括在第一水平方向和与第一水平方向相交的第二水平方向中的一个上彼此间隔开的第一通孔电极结构和第二通孔电极结构,并且通孔电容器的第一端部和与第一端部相对的第二端部分别电连接到第一电力输送网络层和第二电力输送网络层。

    半导体器件
    2.
    发明授权

    公开(公告)号:CN112466873B

    公开(公告)日:2021-10-26

    申请号:CN202011457080.5

    申请日:2017-02-27

    Abstract: 一种半导体器件被提供,其包括:衬底,具有在垂直于衬底的上表面的方向上突出的突出部分;在衬底上的源/漏区,源/漏区垂直于突出部分的上表面延伸;在源/漏区之间的衬底上的多个纳米片,多个纳米片彼此分离,并且多个纳米片限定在第一方向上延伸的沟道区;在衬底上并且围绕多个纳米片的栅电极,栅电极在交叉第一方向的第二方向上延伸,栅电极包括在第一方向上的长度,所述长度大于多个纳米片中的相邻纳米片之间的间隔;以及在多个纳米片和栅电极之间在衬底上的栅绝缘层。

    非易失性存储器装置及其恢复方法、以及半导体装置

    公开(公告)号:CN118366525A

    公开(公告)日:2024-07-19

    申请号:CN202410062856.5

    申请日:2024-01-16

    Abstract: 提供非易失性存储器装置及其恢复方法、以及半导体装置,所述非易失性存储器装置包括:存储器块,包括多个单元串、第一串选择线和第二串选择线,所述多个单元串中的每个包括多个串选择晶体管和多个存储器单元,第一串选择线连接到所述多个单元串中的第一单元串的串选择晶体管,第二串选择线连接到所述多个单元串中的第二单元串的串选择晶体管;以及控制电路,被配置为控制恢复操作以不同的驱动强度将恢复电压施加到第一串选择线和第二串选择线。

    集成电路
    4.
    发明公开
    集成电路 审中-公开

    公开(公告)号:CN117712085A

    公开(公告)日:2024-03-15

    申请号:CN202311175206.3

    申请日:2023-09-12

    Abstract: 提供了根据一些实施例的包括电感元件的集成电路。电感元件包括在垂直于衬底(例如,衬底的上表面)的第一方向上延伸的第一贯通电极、连接到第一贯通电极并在垂直于第一方向的第二方向上延伸的上金属化图案、以及连接到第一贯通电极并在第二方向上延伸的下金属化图案,其中上金属化图案和下金属化图案彼此间隔开并且第一贯通电极在其间。

    半导体装置
    5.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117199131A

    公开(公告)日:2023-12-08

    申请号:CN202310529488.6

    申请日:2023-05-11

    Abstract: 一种半导体装置包括:底部衬底;设置在底部衬底上的第一层间绝缘层;设置在第一层间绝缘层内的电力轨;有源图案,其在第一水平方向上延伸并且设置在第一层间绝缘层上;栅电极,其在与第一水平方向不同的第二水平方向上延伸,并且设置在有源图案上;栅极切割件,其在第一水平方向上延伸并且设置在电力轨上,其中,栅极切割件分离栅电极;以及电力轨穿通件,其设置在栅极切割件内,其中,电力轨穿通件与电力轨重叠。

    半导体器件
    6.
    发明公开

    公开(公告)号:CN112466873A

    公开(公告)日:2021-03-09

    申请号:CN202011457080.5

    申请日:2017-02-27

    Abstract: 一种半导体器件被提供,其包括:衬底,具有在垂直于衬底的上表面的方向上突出的突出部分;在衬底上的源/漏区,源/漏区垂直于突出部分的上表面延伸;在源/漏区之间的衬底上的多个纳米片,多个纳米片彼此分离,并且多个纳米片限定在第一方向上延伸的沟道区;在衬底上并且围绕多个纳米片的栅电极,栅电极在交叉第一方向的第二方向上延伸,栅电极包括在第一方向上的长度,所述长度大于多个纳米片中的相邻纳米片之间的间隔;以及在多个纳米片和栅电极之间在衬底上的栅绝缘层。

    半导体器件
    7.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118039647A

    公开(公告)日:2024-05-14

    申请号:CN202310747864.9

    申请日:2023-06-21

    Abstract: 一种半导体器件包括:衬底,所述衬底包括有源图案;沟道图案和源极/漏极图案,所述沟道图案和所述源极/漏极图案位于所述有源图案上,所述源极/漏极图案连接到所述沟道图案;栅电极,所述栅电极位于所述沟道图案上;有源接触,所述有源接触位于所述源极/漏极图案上;上接触,所述上接触与所述有源接触相邻并且延伸到所述衬底中;下电力互连线,所述下电力互连线掩埋在所述衬底中;以及电力输送网络层,所述电力输送网络层位于所述衬底的底表面上,其中,所述下电力互连线包括连接到所述上接触的连接部分,并且所述上接触的下部突出到所述连接部分中。

    半导体装置
    8.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN117995809A

    公开(公告)日:2024-05-07

    申请号:CN202311380183.X

    申请日:2023-10-23

    Abstract: 本发明构思的实施例提供了一种半导体装置,所述半导体装置包括:第一鳍式有源图案和第二鳍式有源图案,设置在基底的上表面上,并且具有不同宽度;第一栅极结构和第二栅极结构,分别与第一鳍式有源图案和第二鳍式有源图案交叉;第一源/漏区域和第二源/漏区域,分别设置在第一鳍式有源图案和第二鳍式有源图案上;第一接触结构和第二接触结构,分别连接到第一源/漏区域和第二源/漏区域;栅极隔离结构,与具有相对大的宽度的第一鳍式有源图案相邻;掩埋导电结构,接触栅极隔离结构的一个端表面,并且连接到第二接触结构;导电贯通结构,从基底的下表面延伸,并且连接到掩埋导电结构;以及第一布线层,电连接到第一接触结构和掩埋导电结构。

    包括栅极结构和分离结构的半导体装置

    公开(公告)号:CN117673119A

    公开(公告)日:2024-03-08

    申请号:CN202311143778.3

    申请日:2023-09-06

    Abstract: 一种半导体装置包括:有源区,其包括第一有源区和第二有源区并在第一水平方向上延伸;隔离区,其限定有源区;栅极结构,其设置在隔离区上、并在第二水平方向上延伸以与有源区相交;以及分离结构,其穿透栅极结构,并在第一有源区和第二有源区之间设置在隔离区上。分离结构包括延伸到隔离区中的第一分离结构和设置在第一分离结构上并穿透第一分离结构的至少一部分的第二分离结构,第二分离结构的下部区域在第二水平方向上的宽度小于第一分离结构的上部区域在第二水平方向上的宽度。

    半导体器件
    10.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116722035A

    公开(公告)日:2023-09-08

    申请号:CN202310213306.4

    申请日:2023-03-06

    Abstract: 提供了一种半导体器件。半导体器件包括:下衬底;下有源图案,在下衬底上沿第一水平方向延伸;第一下栅电极,在下有源图案上沿第二水平方向延伸;上衬底,在第一下栅电极上;上有源图案,在上衬底上沿第一水平方向延伸,其中,上有源图案在第二水平方向和竖直方向中的每一个方向上与下有源图案间隔开;第一上栅电极,在上有源图案上沿第二水平方向延伸,其中,第一上栅电极在竖直方向上至少部分地与第一下栅电极重叠;以及第一栅极接触部,在第二水平方向上与第一上栅电极间隔开。

Patent Agency Ranking