-
-
公开(公告)号:CN110875305B
公开(公告)日:2025-03-04
申请号:CN201910783932.0
申请日:2019-08-23
Applicant: 三星电子株式会社
IPC: H10D89/10 , H01L23/48 , H01L23/50 , H01L23/522 , H01L21/768
Abstract: 一种半导体器件可包括:衬底,包括在第一方向上延伸的有源图案;栅电极,横跨有源图案并在与第一方向交叉的第二方向上延伸;源极/漏极图案,在有源图案上并与栅电极的一侧相邻;有源接触件,在暴露源极/漏极图案的接触孔中;绝缘图案,填充设置有有源接触件的接触孔的剩余空间;第一通孔,在有源接触件上;以及第二通孔,在栅电极上。有源接触件可包括填充接触孔的下部的第一段以及从第一段垂直地突出的第二段。第一通孔连接到第二段。绝缘图案在第一方向上与第二通孔相邻。
-
公开(公告)号:CN118522711A
公开(公告)日:2024-08-20
申请号:CN202311376622.X
申请日:2023-10-23
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/528 , H01L23/522 , H01L23/532 , B81B7/00
Abstract: 提供了一种具有简化的设计和改善的性能的半导体装置。所述半导体装置包括:基底,包括正面和与正面背对的背面;电子器件,在基底的正面上;层间绝缘层,覆盖电子器件;正面布线结构,在层间绝缘层上;背面布线结构,在基底的背面上;以及至少一个单元链,将电子器件与背面布线结构电连接,单元链包括:贯通插塞,穿过基底;连接接触件,在层间绝缘层上;第一链插塞,穿过层间绝缘层以将贯通插塞与连接接触件连接;以及第二链插塞,穿过层间绝缘层以连接到贯通插塞。
-
公开(公告)号:CN110875305A
公开(公告)日:2020-03-10
申请号:CN201910783932.0
申请日:2019-08-23
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/48 , H01L23/50 , H01L23/522 , H01L21/768
Abstract: 一种半导体器件可包括:衬底,包括在第一方向上延伸的有源图案;栅电极,横跨有源图案并在与第一方向交叉的第二方向上延伸;源极/漏极图案,在有源图案上并与栅电极的一侧相邻;有源接触件,在暴露源极/漏极图案的接触孔中;绝缘图案,填充设置有有源接触件的接触孔的剩余空间;第一通孔,在有源接触件上;以及第二通孔,在栅电极上。有源接触件可包括填充接触孔的下部的第一段以及从第一段垂直地突出的第二段。第一通孔连接到第二段。绝缘图案在第一方向上与第二通孔相邻。
-
公开(公告)号:CN109755218B
公开(公告)日:2024-03-08
申请号:CN201810567838.7
申请日:2018-06-05
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
-
公开(公告)号:CN117497537A
公开(公告)日:2024-02-02
申请号:CN202310423021.3
申请日:2023-04-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L23/498 , H01L23/50 , H01L23/535
Abstract: 提供了一种集成电路装置。所述集成电路装置包括:基底,具有彼此相对的前表面和后表面以及在前表面中由沟槽限定的鳍式有源区;器件分隔层,填充沟槽;源极/漏极区,在鳍式有源区上;第一导电插塞,布置在源极/漏极区上并电连接到源极/漏极区;电力布线,至少部分地布置在基底的下表面上;掩埋轨道,穿过器件分隔层连接到电力布线,并且掩埋轨道的水平宽度朝向电力布线减小;以及电力过孔,将掩埋轨道连接到第一导电插塞。
-
公开(公告)号:CN111048486B
公开(公告)日:2024-07-05
申请号:CN201910857746.7
申请日:2019-09-11
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L29/78
Abstract: 公开了一种半导体器件,其包括:栅电极,所述栅电极位于衬底上;源极/漏极图案,所述源极/漏极图案在所述栅电极的一侧位于所述衬底上;以及栅极接触插塞,所述栅极接触插塞位于所述栅电极上。所述栅极接触插塞可以包括:第一栅极接触段;以及第二栅极接触段,所述第二栅极接触段从所述第一栅极接触段的顶表面在竖直方向上延伸。所述第一栅极接触段的上部宽度可以大于所述第二栅极接触段的下部宽度。
-
公开(公告)号:CN118053876A
公开(公告)日:2024-05-17
申请号:CN202310806747.5
申请日:2023-07-03
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L21/762 , H01L21/768
Abstract: 提供了半导体装置。所述半导体装置可以包括:第一有源图案,在基底上彼此相邻;第一源极/漏极图案,分别在第一有源图案上并且彼此相邻;第一分隔结构和第二分隔结构,与第一有源图案交叉并且布置在基底上,使得第一源极/漏极图案中的相邻第一源极/漏极图案置于第一分隔结构与第二分隔结构之间;第一贯穿过孔,在所述相邻第一源极/漏极图案之间;第一电力线,在第一贯穿过孔上并且电连接到第一贯穿过孔;电力输送网络层,在基底的底表面上;以及第一下贯穿过孔,在电力输送网络层与第一贯穿过孔之间。
-
公开(公告)号:CN109755218A
公开(公告)日:2019-05-14
申请号:CN201810567838.7
申请日:2018-06-05
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
Abstract: 提供了一种半导体器件及形成其的方法。该半导体器件包括在衬底上彼此间隔开并平行地线形延伸的多个有源区域。栅电极跨越所述多个有源区域,并且相应漏极区域在有源区域的位于栅电极的第一侧的相应有源区域上和/或中,相应源极区域在有源区域的位于栅电极的第二侧的相应有源区域上和/或中。漏极插塞设置在漏极区域上,源极插塞设置在源极区域上。栅极插塞在漏极插塞与源极插塞之间设置于栅电极上,使得穿过漏极插塞的中心和源极插塞的中心的直线交叉栅极插塞。
-
公开(公告)号:CN117423697A
公开(公告)日:2024-01-19
申请号:CN202310821042.0
申请日:2023-07-05
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H01L29/08 , H01L23/538
Abstract: 一种半导体器件包括:平行有源区,在衬底上,并且在第一水平方向上延伸;栅结构,与有源区相交,在第二水平方向上延伸,并且包括在第二水平方向上彼此相对的第一栅结构和第二栅结构;源/漏区,包括第一源/漏区和第二源/漏区,在栅结构的至少一侧上并且在有源区上;栅分离图案,在第一栅结构和第二栅结构之间;竖直导电结构,在栅分离图案中;接触插塞,包括电连接到第一源/漏区和竖直导电结构的第一接触插塞、以及电连接到第二源/漏区并且与竖直导电结构间隔开的第二接触插塞;以及接触分离图案,分离第一接触插塞和第二接触插塞,并且具有接触竖直导电结构的上表面的部分。
-
-
-
-
-
-
-
-
-